3453 lines
499 KiB
Plaintext
3453 lines
499 KiB
Plaintext
|
<?xml version="1.0" encoding="UTF-8"?>
|
|||
|
|
<com.csky.cds.peripheral>
|
|||
|
|
<config Version="1.0">
|
|||
|
|
<Peripheral Name="IFC">
|
|||
|
|
<Register Name="IFC_IDR" Authority="RW" Address="0x40010000" Width="32" Description="闪存控制器ID寄存器">
|
|||
|
|
<Bit Name="IDCODE" Authority="RW" Bits="23-0" Description="ID代码 (0x32f102)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_CEDR" Authority="RW" Address="0x40010004" Width="32" Description="时钟使能/禁止寄存器">
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="时钟使能/禁止寄存器

0: 禁止闪存控制器的时钟
1: 使能闪存控制器的时钟

软件复位 (IFC_SRR)不会影响CLKEN的状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_SRR" Authority="RW" Address="0x40010008" Width="32" Description="软件复位寄存器">
|
|||
|
|
<Bit Name="SWRST" Authority="RW" Bits="0" Description="软件复位

0: 无效
1: 执行软件复位操作

除CEDR外的所有寄存器都会恢复初始值" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_CMR" Authority="RW" Address="0x4001000c" Width="32" Description="指令寄存器">
|
|||
|
|
<Bit Name="PROT" Authority="RW" Bits="20-16" Description="保护功能选择寄存器
[20] : ENCRYPT
[19] : SWDP
[18] : RDP
[17] : HDP_FULL
[16] : HDP_4K

在CMD的写User Option命令中，使用PROT位来选择保护功能的使能，将相应位置1表示使能该项保护功能。" />
|
|||
|
|
<Bit Name="HMODE" Authority="RW" Bits="9-8" Description="操作模式寄存器
00: 普通模式
01: 用户特权模式
10: 保留
11: 保留
在普通模式下，只有页擦除和写操作有效。其它指令都必须在用户特权模式下执行。" />
|
|||
|
|
<Bit Name="CMD" Authority="RW" Bits="3-0" Description="写/擦除指令寄存器

CMD[3:0] 指令
0x1 写操作
0x2 页擦除 (Page Erase)
0x3 保留，禁止使用
0x4 片擦除 (Chip Erase)
0x5 自定义选项擦除
0x6 预编程设定
0x7 页缓存清除
0x8 – 0xC 保留，禁止使用
0xD 禁用调试口重映射 (SWD Remap)
0xE 使能调试口重映射 (SWD Remap)
0xF 写User Option操作

注意：
1. 当执行ISP操作时，禁止读取闪存内容
2. 当操作完成后，IFC_CMR寄存器会自动清零
3. 如果IFC_KR的秘钥值不对，那么指令不会被执行" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_CR" Authority="RW" Address="0x40010010" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="0" Description="操作启动位

0: 无效
1: 根据CMR设置的值开始执行指令

注意：
1. 当操作完成后，START位会被自动清零
2. 指令的执行过程中，禁止对这位再进行写操作" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_MR" Authority="RW" Address="0x40010014" Width="32" Description="工作模式寄存器">
|
|||
|
|
<Bit Name="SPEED" Authority="RW" Bits="16" Description="FLASH IP速度模式选择

0: 低速模式
1: 高速模式" />
|
|||
|
|
<Bit Name="WAIT" Authority="RW" Bits="2-0" Description="闪存读等待周期

0: 闪存读取中等待0个周期
n: 闪存读取中等待n个周期" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_FM_ADDR" Authority="RW" Address="0x40010018" Width="32" Description="ISP地址寄存器">
|
|||
|
|
<Bit Name="FM_ADDR" Authority="RW" Bits="31-0" Description="ISP地址寄存器

写操作和页擦除操作中的目标闪存地址

注意：
1. 操作完成后，这个寄存器会自动清零。
2. 除了写操作和页擦除操作，其它指令执行时都不需要设置该寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_KR" Authority="RW" Address="0x40010020" Width="32" Description="ISP秘钥寄存器">
|
|||
|
|
<Bit Name="KEY" Authority="RW" Bits="31-0" Description="ISP安全秘钥寄存器

秘钥寄存器用来保证ISP操作的安全，必须将该寄存器写0x5A5A_5A5A，所有闪存控制器的指令才会被执行。该寄存器在ISP操作完成后会被自动清零。 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_IMCR" Authority="RW" Address="0x40010024" Width="32" Description="中断控制寄存器">
|
|||
|
|
<Bit Name="OVW_ERR" Authority="RW" Bits="15" Description="非法操作错误中断使能/禁止
当ISP操作正在进行时，尝试修改CMD，FM_ADDR，FM_DR，START寄存器
0: 禁止中断
1: 使能中断" />
|
|||
|
|
<Bit Name="ADDR_ERR" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="UDEF_ERR" Authority="RW" Bits="13" Description="未定义指令错误中断使能/禁止
CMD中定义的操作指令非法或者不允许在当前模式中执行

0: 禁止中断
1: 使能中断" />
|
|||
|
|
<Bit Name="PROT_ERR" Authority="RW" Bits="12" Description="保护错误中断使能/禁止
当硬件保护锁使能，仍然进行写操作或擦除操作

0: 禁止中断
1: 使能中断" />
|
|||
|
|
<Bit Name="PEP_END" Authority="RW" Bits="2" Description="预编程指令执行完成中断的原始状态

0: 禁止中断
1: 使能中断" />
|
|||
|
|
<Bit Name="PGM_END" Authority="RW" Bits="1" Description="编程指令执行完成中断的原始状态

0: 禁止中断
1: 使能中断" />
|
|||
|
|
<Bit Name="ERS_END" Authority="RW" Bits="0" Description="擦除指令执行完成中断的原始状态

0: 禁止中断
1: 使能中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_RISR" Authority="RW" Address="0x40010028" Width="32" Description="中断原始状态寄存器">
|
|||
|
|
<Bit Name="OVW_ERR" Authority="RO" Bits="15" Description="非法操作错误中断的原始状态

0: 该状态没有发生
1: 该状态发生" />
|
|||
|
|
<Bit Name="ADDR_ERR" Authority="RO" Bits="14" Description="地址错误中断的原始状态

0: 该状态没有发生
1: 该状态发生" />
|
|||
|
|
<Bit Name="UDEF_ERR" Authority="RO" Bits="13" Description="未定义指令错误中断的原始状态

0: 该状态没有发生
1: 该状态发生" />
|
|||
|
|
<Bit Name="PROT_ERR" Authority="RO" Bits="12" Description="保护错误中断的原始状态

0: 该状态没有发生
1: 该状态发生" />
|
|||
|
|
<Bit Name="PEP_END" Authority="RO" Bits="2" Description="预编程指令执行完成中断的原始状态

0: 该状态没有发生
1: 该状态发生" />
|
|||
|
|
<Bit Name="PGM_END" Authority="RO" Bits="1" Description="编程指令执行完成中断的原始状态

0: 该状态没有发生
1: 该状态发生" />
|
|||
|
|
<Bit Name="ERS_END" Authority="RO" Bits="0" Description="擦除指令执行完成中断的原始状态

0: 该状态没有发生
1: 该状态发生" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_MISR" Authority="RW" Address="0x4001002c" Width="32" Description="中断状态寄存器">
|
|||
|
|
<Bit Name="OVW_ERR" Authority="RO" Bits="15" Description="非法操作错误中断的状态

0: 该中断没有发生
1: 该中断发生" />
|
|||
|
|
<Bit Name="ADDR_ERR" Authority="RO" Bits="14" Description="" />
|
|||
|
|
<Bit Name="UDEF_ERR" Authority="RO" Bits="13" Description="未定义指令错误中断的状态

0: 该中断没有发生
1: 该中断发生" />
|
|||
|
|
<Bit Name="PROT_ERR" Authority="RO" Bits="12" Description="保护错误中断的状态

0: 该中断没有发生
1: 该中断发生" />
|
|||
|
|
<Bit Name="PEP_END" Authority="RO" Bits="2" Description="预编程指令执行完成中断的原始状态

0: 该中断没有发生
1: 该中断发生" />
|
|||
|
|
<Bit Name="PGM_END" Authority="RO" Bits="1" Description="编程指令执行完成中断的原始状态

0: 该中断没有发生
1: 该中断发生" />
|
|||
|
|
<Bit Name="ERS_END" Authority="RO" Bits="0" Description="擦除指令执行完成中断的原始状态

0: 该中断没有发生
1: 该中断发生" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IFC_ICR" Authority="RW" Address="0x40010030" Width="32" Description="中断状态清除寄存器">
|
|||
|
|
<Bit Name="OVW_ERR" Authority="RW" Bits="15" Description="非法操作错误中断状态清除

0: 无效
1: 清除中断" />
|
|||
|
|
<Bit Name="ADDR_ERR" Authority="RW" Bits="14" Description="地址错误中断状态清除

0: 无效
1: 清除中断" />
|
|||
|
|
<Bit Name="UDEF_ERR" Authority="RW" Bits="13" Description="未定义指令错误中断状态清除

0: 无效
1: 清除中断" />
|
|||
|
|
<Bit Name="PROT_ERR" Authority="RW" Bits="12" Description="保护错误中断状态清除

0: 无效
1: 清除中断" />
|
|||
|
|
<Bit Name="PEP_END" Authority="RW" Bits="2" Description="预编程指令执行完成中断的原始状态

0: 无效
1: 清除中断" />
|
|||
|
|
<Bit Name="PGM_END" Authority="RW" Bits="1" Description="编程指令执行完成中断的原始状态

0: 无效
1: 清除中断" />
|
|||
|
|
<Bit Name="ERS_END" Authority="RW" Bits="0" Description="擦除指令执行完成中断的原始状态

0: 无效
1: 清除中断" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="SYSCON">
|
|||
|
|
<Register Name="SYSCON_IDCCR" Authority="RW" Address="0x40011000" Width="32" Description="ID和控制器模块时钟控制寄存器">
|
|||
|
|
<Bit Name="IDCODE/ID_KEY" Authority="RW" Bits="31-16" Description="对当前寄存器进行写入时，必须同时写入正确KEY值。只有在ID_KEY等于0xE11E时，写入才有效。" />
|
|||
|
|
<Bit Name="IDCODE" Authority="RO" Bits="15-8" Description="读取时，返回ID CODE（IP版本信息）" />
|
|||
|
|
<Bit Name="SWRST" Authority="RW" Bits="7" Description="SYSCON产生软件复位。效果和CPU通过软复位指令产生软件复位一致。
0h：没有效果。
1h：执行软件复位。" />
|
|||
|
|
<Bit Name="CPUFTRST" Authority="RW" Bits="4-1" Description="CPU Fault发生时硬件触发系统复位使能控制位。（可由User Option加载复位缺省值）
Other：禁止CPU Fault时硬件触发复位。
Ah： 使能CPU Fault时硬件触发复位。" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="使能或禁止SYSCON模块的PCLK时钟。
0h：禁止SYSCON模块的时钟。
1h：使能SYSCON模块的时钟。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_GCER" Authority="RW" Address="0x40011004" Width="32" Description="通用使能控制寄存器">
|
|||
|
|
<Bit Name="EMO_CMRST" Authority="RW" Bits="19" Description="在EMO_CKM功能使能后，使能或禁止外部EMOSC失效复位。（缺省使能）
0h：无效。
1h：使能或禁止EMOSC失效产生系统复位。当禁止产生系统复位时，EMOSC失效后，会自动切换系统时钟到IMOSC上。" />
|
|||
|
|
<Bit Name="EMO_CKM" Authority="RW" Bits="18" Description="使能或禁止外部EMOSC监测功能（缺省禁止）。
0h：无效。
1h：使能或禁止EMOSC监测。" />
|
|||
|
|
<Bit Name="LP_EMOEN" Authority="RW" Bits="15" Description="使能或禁止DEEP-SLEEP模式下EMOSC工作状态（缺省禁止）。
0h：无效。
1h：使能或禁止EMOSC在DEEP-SLEEP模式下工作。" />
|
|||
|
|
<Bit Name="LP_IMOEN" Authority="RW" Bits="13" Description="使能或禁止DEEP-SLEEP模式下IMOSC工作状态（缺省禁止）。
0h：无效。
1h：使能或禁止IMOSC在DEEP-SLEEP模式下工作。" />
|
|||
|
|
<Bit Name="LP_ISOEN" Authority="RW" Bits="12" Description="使能或禁止DEEP-SLEEP模式下ISOSC工作状态（缺省禁止，若IWDT使能，则该控制位设置无效）。
0h：无效。
1h：使能或禁止ISOSC在DEEP-SLEEP模式下工作。" />
|
|||
|
|
<Bit Name="SYSTICK" Authority="RW" Bits="11" Description="使能或禁止CORET的计数时钟（缺省禁止）。
0h：无效。
1h：使能或禁止指定功能。" />
|
|||
|
|
<Bit Name="IDLE_HCLK" Authority="RW" Bits="9" Description="使能或禁止SLEEP模式下的HCLK（缺省禁止）。
0h：无效。
1h：使能或禁止指定功能。" />
|
|||
|
|
<Bit Name="IDLE_PCLK" Authority="RW" Bits="8" Description="使能或禁止SLEEP模式下的PCLK（缺省使能）。
0h：无效。
1h：使能或禁止指定功能。" />
|
|||
|
|
<Bit Name="HFOSC" Authority="RW" Bits="4" Description="使能或禁止HFOSC 内部振荡器（缺省禁止）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
<Bit Name="EMOSC" Authority="RW" Bits="3" Description="使能或禁止EMOSC 外部振荡器（XIN和XOUT管脚功能必须已经在GPIO中进行预先配置）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
<Bit Name="IMOSC" Authority="RW" Bits="1" Description="使能或禁止IMOSC 内部振荡器（缺省使能）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
<Bit Name="ISOSC" Authority="RW" Bits="0" Description="使能或禁止ISOSC 内部振荡器（缺省使能）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_GCDR" Authority="RW" Address="0x40011008" Width="32" Description="通用禁止控制寄存器">
|
|||
|
|
<Bit Name="EMO_CMRST" Authority="RW" Bits="19" Description="在EMO_CKM功能使能后，使能或禁止外部EMOSC失效复位。（缺省使能）
0h：无效。
1h：使能或禁止EMOSC失效产生系统复位。当禁止产生系统复位时，EMOSC失效后，会自动切换系统时钟到IMOSC上。" />
|
|||
|
|
<Bit Name="EMO_CKM" Authority="RW" Bits="18" Description="使能或禁止外部EMOSC监测功能（缺省禁止）。
0h：无效。
1h：使能或禁止EMOSC监测。" />
|
|||
|
|
<Bit Name="LP_EMOEN" Authority="RW" Bits="15" Description="使能或禁止DEEP-SLEEP模式下EMOSC工作状态（缺省禁止）。
0h：无效。
1h：使能或禁止EMOSC在DEEP-SLEEP模式下工作。" />
|
|||
|
|
<Bit Name="LP_IMOEN" Authority="RW" Bits="13" Description="使能或禁止DEEP-SLEEP模式下IMOSC工作状态（缺省禁止）。
0h：无效。
1h：使能或禁止IMOSC在DEEP-SLEEP模式下工作。" />
|
|||
|
|
<Bit Name="LP_ISOEN" Authority="RW" Bits="12" Description="使能或禁止DEEP-SLEEP模式下ISOSC工作状态（缺省禁止，若IWDT使能，则该控制位设置无效）。
0h：无效。
1h：使能或禁止ISOSC在DEEP-SLEEP模式下工作。" />
|
|||
|
|
<Bit Name="SYSTICK" Authority="RW" Bits="11" Description="使能或禁止CORET的计数时钟（缺省禁止）。
0h：无效。
1h：使能或禁止指定功能。" />
|
|||
|
|
<Bit Name="IDLE_HCLK" Authority="RW" Bits="9" Description="使能或禁止SLEEP模式下的HCLK（缺省禁止）。
0h：无效。
1h：使能或禁止指定功能。" />
|
|||
|
|
<Bit Name="IDLE_PCLK" Authority="RW" Bits="8" Description="使能或禁止SLEEP模式下的PCLK（缺省使能）。
0h：无效。
1h：使能或禁止指定功能。" />
|
|||
|
|
<Bit Name="HFOSC" Authority="RW" Bits="4" Description="使能或禁止HFOSC 内部振荡器（缺省禁止）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
<Bit Name="EMOSC" Authority="RW" Bits="3" Description="使能或禁止EMOSC 外部振荡器（XIN和XOUT管脚功能必须已经在GPIO中进行预先配置）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
<Bit Name="IMOSC" Authority="RW" Bits="1" Description="使能或禁止IMOSC 内部振荡器（缺省使能）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
<Bit Name="ISOSC" Authority="RW" Bits="0" Description="使能或禁止ISOSC 内部振荡器（缺省使能）。
0h：无效。
1h：使能或禁止指定振荡器。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_GCSR" Authority="RW" Address="0x4001100c" Width="32" Description="通用状态寄存器">
|
|||
|
|
<Bit Name="EMO_CMRST" Authority="RO" Bits="19" Description="EMOSC Clock Fail时，产生系统复位。
0h：禁止产生系统复位。
1h：使能产生系统复位。" />
|
|||
|
|
<Bit Name="EMO_CKM" Authority="RO" Bits="18" Description="EMOSC Clock Monitor功能状态。
0h：EMO CKM被关闭。
1h：EMO CKM被打开。" />
|
|||
|
|
<Bit Name="LP_EMOEN" Authority="RO" Bits="15" Description="DEEP-SLEEP模式下EMOSC工作状态。
0h：EMOSC被关闭。
1h：EMOSC被打开。" />
|
|||
|
|
<Bit Name="LP_IMOEN" Authority="RO" Bits="13" Description="DEEP-SLEEP模式下IMOSC工作状态。
0h：IMOSC被关闭。
1h：IMOSC被打开。" />
|
|||
|
|
<Bit Name="LP_ISOEN" Authority="RO" Bits="12" Description="DEEP-SLEEP模式下ISOSC工作状态。
0h：ISOSC被关闭。
1h：ISOSC被打开。" />
|
|||
|
|
<Bit Name="SYSTICK" Authority="RO" Bits="11" Description="CORET的时钟工作状态。
0h：CORET时钟被关闭。
1h：CORET时钟被打开。" />
|
|||
|
|
<Bit Name="IDLE_HCLK" Authority="RO" Bits="9" Description="SLEEP 模式下HCLK状态。
0h：SLEEP模式下HCLK被关闭。
1h：SLEEP模式下HCLK被打开。" />
|
|||
|
|
<Bit Name="IDLE_PCLK" Authority="RO" Bits="8" Description="SLEEP 模式下PCLK状态。
0h：SLEEP模式下PCLK被关闭。
1h：SLEEP模式下PCLK被打开。" />
|
|||
|
|
<Bit Name="HFOSC" Authority="RO" Bits="4" Description="HFOSC 内部振荡器工作状态。
0h：HFOSC被关闭。
1h：HFOSC被打开。" />
|
|||
|
|
<Bit Name="EMOSC" Authority="RO" Bits="3" Description="EMOSC 振荡器工作状态。
0h：EMOSC被关闭。
1h：EMOSC被打开。" />
|
|||
|
|
<Bit Name="IMOSC" Authority="RO" Bits="1" Description="IMOSC 内部振荡器工作状态。
0h：IMOSC被关闭。
1h：IMOSC被打开。" />
|
|||
|
|
<Bit Name="ISOSC" Authority="RO" Bits="0" Description="ISOSC 内部振荡器工作状态。
0h：ISOSC被关闭。
1h：ISOSC被打开。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_CKST" Authority="RW" Address="0x40011010" Width="32" Description="时钟状态寄存器">
|
|||
|
|
<Bit Name="SYS_CLK" Authority="RO" Bits="8" Description="SYS_CLK （系统时钟）稳定状态。
0h：SYS_CLK时钟未稳定。
1h：SYS_CLK时钟已稳定。" />
|
|||
|
|
<Bit Name="HFOSC" Authority="RO" Bits="4" Description="HFOSC 内部振荡器稳定状态。
0h：HFOSC时钟未稳定。
1h：HFOSC时钟已稳定。" />
|
|||
|
|
<Bit Name="EMOSC" Authority="RO" Bits="3" Description="EMOSC 振荡器稳定状态。
0h：EMOSC时钟未稳定。
1h：EMOSC时钟已稳定。" />
|
|||
|
|
<Bit Name="IMOSC" Authority="RO" Bits="1" Description="IMOSC 内部振荡器稳定状态。
0h：IMOSC时钟未稳定。
1h：ISOSC时钟已稳定。" />
|
|||
|
|
<Bit Name="ISOSC" Authority="RO" Bits="0" Description="ISOSC 内部振荡器稳定状态。
0h：ISOSC时钟未稳定。
1h：ISOSC时钟已稳定。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_RAMCHK" Authority="RW" Address="0x40011014" Width="32" Description="SRAM 校验控制寄存器">
|
|||
|
|
<Bit Name="CHKEN" Authority="RW" Bits="31-24" Description="SRAM校验使能控制位。
5Ah：使能SRAM的奇偶校验功能。
其他：关闭SRAM的奇偶校验功能。" />
|
|||
|
|
<Bit Name="RSTEN" Authority="RW" Bits="23-16" Description="SRAM校验失败复位控制位。在初次校验失败后，系统会自动重试（RE-READ），当重试次数达到CHKCNT设置值时，校验仍未通过，则系统认为校验失败。
5Ah：SRAM校验失败后复位。
其他：SRAM校验失败后不复位，只产生中断。" />
|
|||
|
|
<Bit Name="CHKTIMES" Authority="RW" Bits="15-0" Description="校验重试次数设置。
设置SRAM校验错后的重试次数。如果SRAM校验发生错误，SRAM控制器会再次重读SRAM进行校验，重读的次数由该寄存器设置。连续重读次数满足该寄存器设置的次数后，如果仍然失败，那么会产生SRAM校验错的中断，或者产生系统复位(由RSTEN位控制)。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EFLCHK" Authority="RW" Address="0x40011018" Width="32" Description="Embedded Flash 校验控制寄存器">
|
|||
|
|
<Bit Name="CHKEN" Authority="RW" Bits="31-24" Description="Flash校验使能控制位。
5Ah：使能Flash的校验功能。
其他：关闭Flash的校验功能。" />
|
|||
|
|
<Bit Name="CHKTIMES" Authority="RW" Bits="23-0" Description="校验重试次数设置。
设置Flash校验错后的重试次数。如果Flash校验发生错误，Flash控制器会再次重读当前地址，进行校验，重读的次数由该寄存器设置。重读次数满足该寄存器设置的次数后，如果仍然失败，系统会产生相应系统复位(由CHKEN位控制)。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_SCLKCR" Authority="RW" Address="0x4001101c" Width="32" Description="系统时钟控制寄存器">
|
|||
|
|
<Bit Name="SCLK_KEY" Authority="RW" Bits="31-16" Description="" />
|
|||
|
|
<Bit Name="SCLK_DIV" Authority="RW" Bits="11-8" Description="系统时钟分频设置（SYSCLK分频后，即为HCLK频率）。
0h：不分频。
1h：不分频。
2h：2分频。
3h：3分频。
4h：4分频。
5h：5分频。
6h：6分频。
7h：8分频。
8h：12分频。
9h：16分频。
Ah：24分频。
Bh：32分频。
Ch：36分频。
Dh：64分频。
Eh：128分频。
Fh：256分频。" />
|
|||
|
|
<Bit Name="SCLK_SEL" Authority="RW" Bits="2-0" Description="系统时钟源控制，选择当前系统时钟SYSCLK工作的时钟。
0h：IMOSC作为系统工作时钟源。
1h：EMOSC作为系统工作时钟源。
2h：HFOSC作为系统工作时钟源。
4h：ISOSC作为系统工作时钟源。
其他：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PCLKCR" Authority="RW" Address="0x40011020" Width="32" Description="外设时钟控制寄存器">
|
|||
|
|
<Bit Name="PCLK_KEY" Authority="RW" Bits="31-16" Description="" />
|
|||
|
|
<Bit Name="PCLK_DIV" Authority="RW" Bits="11-8" Description="PCLK的时钟分频设置，PCLK分频基于HCLK的频率。
0000B：不分频。
0001B：2分频。
001xB：4分频。
01xxB：8分频。
1xxxB：16分频。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PCER0" Authority="RW" Address="0x40011028" Width="32" Description="外设时钟使能寄存器0">
|
|||
|
|
<Bit Name="I2C" Authority="RW" Bits="22" Description="" />
|
|||
|
|
<Bit Name="SIO" Authority="RW" Bits="20" Description="" />
|
|||
|
|
<Bit Name="SPI" Authority="RW" Bits="16" Description="" />
|
|||
|
|
<Bit Name="UART2" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="UART1" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="UART0" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="ETCB" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="TOUCH" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="ADC" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IFC" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PCDR0" Authority="RW" Address="0x4001102c" Width="32" Description="外设时钟禁止寄存器0">
|
|||
|
|
<Bit Name="I2C" Authority="RW" Bits="22" Description="" />
|
|||
|
|
<Bit Name="SIO" Authority="RW" Bits="20" Description="" />
|
|||
|
|
<Bit Name="SPI" Authority="RW" Bits="16" Description="" />
|
|||
|
|
<Bit Name="UART2" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="UART1" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="UART0" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="ETCB" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="TOUCH" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="ADC" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IFC" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PCSR0" Authority="RW" Address="0x40011030" Width="32" Description="外设时钟状态寄存器0">
|
|||
|
|
<Bit Name="I2C" Authority="RO" Bits="22" Description="" />
|
|||
|
|
<Bit Name="SIO" Authority="RO" Bits="20" Description="" />
|
|||
|
|
<Bit Name="SPI" Authority="RO" Bits="16" Description="" />
|
|||
|
|
<Bit Name="UART2" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="UART1" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="UART0" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="ETCB" Authority="RO" Bits="7" Description="" />
|
|||
|
|
<Bit Name="TOUCH" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="ADC" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IFC" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PCER1" Authority="RW" Address="0x40011034" Width="32" Description="外设时钟使能寄存器1">
|
|||
|
|
<Bit Name="EPT" Authority="RW" Bits="17" Description="" />
|
|||
|
|
<Bit Name="GPTA" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="BT1" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="BT0" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="CNTA" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="LPT" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="RTC" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="WWDT" Authority="RW" Bits="7" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PCDR1" Authority="RW" Address="0x40011038" Width="32" Description="外设时钟禁止寄存器1">
|
|||
|
|
<Bit Name="EPT" Authority="RW" Bits="17" Description="" />
|
|||
|
|
<Bit Name="GPTA" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="BT1" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="BT0" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="CNTA" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="LPT" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="RTC" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="WWDT" Authority="RW" Bits="7" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PCSR1" Authority="RW" Address="0x4001103c" Width="32" Description="外设时钟状态寄存器1">
|
|||
|
|
<Bit Name="EPT" Authority="RO" Bits="17" Description="" />
|
|||
|
|
<Bit Name="GPTA" Authority="RO" Bits="13" Description="" />
|
|||
|
|
<Bit Name="BT1" Authority="RO" Bits="12" Description="" />
|
|||
|
|
<Bit Name="BT0" Authority="RO" Bits="11" Description="" />
|
|||
|
|
<Bit Name="CNTA" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="LPT" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="RTC" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="WWDT" Authority="RO" Bits="7" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_OSTR" Authority="RW" Address="0x40011040" Width="32" Description="外部振荡器稳定时间配置寄存器">
|
|||
|
|
<Bit Name="EM_FLTSEL" Authority="RW" Bits="27-26" Description="外部振荡器滤波范围选择。选择可滤除的信号间隔幅度。
0h：小于5ns间隔脉冲滤波。
1h：小于10ns间隔脉冲滤波。
2h：小于15ns间隔脉冲滤波。
3h：小于20ns间隔脉冲滤波。" />
|
|||
|
|
<Bit Name="EM_FLTEN" Authority="RW" Bits="25" Description="外部振荡器滤波使能控制位。在高噪声环境下，使能该滤波器可以防止时钟路径串入抖动信号造成系统工作错误。
0h：禁止滤波
1h：打开滤波" />
|
|||
|
|
<Bit Name="EM_GMCTL" Authority="RW" Bits="15-11" Description="外部晶振的增益控制位。根据不同的震荡频率，选择适当的增益控制，频率越高，选择的GM值应越大。" />
|
|||
|
|
<Bit Name="EM_LFSEL" Authority="RW" Bits="10" Description="外部晶振的低速模式设置。当外接32.768KHz晶振，需要将该位设置为使能。
0h：EMOSC为普通模式。
1h：EMOSC为低速模式。" />
|
|||
|
|
<Bit Name="EMCNT" Authority="RW" Bits="9-0" Description="外部晶振的时钟稳定计数器。
该计数器值可以在EMOSC禁止时进行修改。EMOSC使能时，时钟稳定计数器开始递减计数，当计数值达到零，RISR状态寄存器中的EMOSC_ST位被置位，同时CKST寄存器中的EMOSC状态位置位。
时钟稳定计数器的计数时钟为外部时钟的256分频，所以在缺省状态下，当外部晶振为8MHz时，稳定计数时间为：
0x3FF x 256 x 125ns = 32.7ms" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_LVDCR" Authority="RW" Address="0x4001104c" Width="32" Description="低电压检测控制寄存器">
|
|||
|
|
<Bit Name="LVD_KEY" Authority="RW" Bits="31-16" Description="" />
|
|||
|
|
<Bit Name="LVDFLAG" Authority="RO" Bits="15" Description="LVD的当前状态查询
0h：VDD 的当前电压高于 INTLVL 设置的检测阈值。
1h：VDD 的当前电压低于 INTLVL 设置的检测阈值。" />
|
|||
|
|
<Bit Name="RSTLVL" Authority="RW" Bits="14-12" Description="低电压复位触发的电压选择。
0h：1.9V
1h：2.2V
2h：2.5V
3h：2.8V
4h：3.1V
5h：3.4V
6h：3.7V
7h：4.0V" />
|
|||
|
|
<Bit Name="INTLVL" Authority="RW" Bits="10-8" Description="低电压检测中断触发电压选择。
0h：2.4V
1h：2.1V
2h：2.7V
3h：3.0V
4h：3.3V
5h：3.6V
6h：3.9V
注：比较电压为VDD电压和选择的电压进行比较。" />
|
|||
|
|
<Bit Name="INTPOL" Authority="RW" Bits="7-6" Description="低电压检测中断触发的极性选择。
0h：无效。
1h：当电压下降到低于LVDLVL(falling)设置时，触发中断。
2h：当电压升高到超过LVDLVL(rising)设置时，触发中断。
3h：当电压下降到低于或者升高到超过LVDLVL(both)时，触发中断。" />
|
|||
|
|
<Bit Name="LVDEN" Authority="RW" Bits="3-0" Description="使能/禁止LVD模块控制位。使能LVD模块后，当VDD电压低于RSTLVL设置值时，系统将产生低电压异常的复位。
0Ah：禁止LVD模块。
其他：使能LVD模块。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_CLCR" Authority="RW" Address="0x40011050" Width="32" Description="内部振荡器调整寄存器">
|
|||
|
|
<Bit Name="ISO_TRM" Authority="RW" Bits="31-24" Description="ISOSC 的 TRIM 调整位
ISOSC 的频率输出随着调整值递增，值越大，频率越高。" />
|
|||
|
|
<Bit Name="IMO_TRM" Authority="RW" Bits="23-16" Description="IMOSC 的 TRIM 调整位
IMOSC 的频率输出随着调整值递增，值越大，频率越高。" />
|
|||
|
|
<Bit Name="HFO_TRM" Authority="RW" Bits="15-9" Description="HFOSC 的 TRIM 调整位
HFOSC 的频率输出随着调整值递增，值越大，频率越高。" />
|
|||
|
|
<Bit Name="HFO_TUNE" Authority="RW" Bits="8-0" Description="HFOSC 频率的微调设置。
通过 HFO_TUNE 控制位，可以精细调整 HFOSC 的输出频率。调整的步进大约为12KHz。
0x1FF：标准输出频率（工程校准后的输出值）。
0x1FE：标准输出频率-12KHz。
0x1FD：标准输出频率-24KHz。
0x1FC：标准输出频率-36KHz
…….." />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PWRCR" Authority="RW" Address="0x40011054" Width="32" Description="功耗控制寄存器">
|
|||
|
|
<Bit Name="DSL_CFG" Authority="RW" Bits="28-24" Description="在DEEP-SLEEP模式下VOS控制，只有当VOSEN[2]置位时有效。
Bit0：BGR的配置位：
 0h：BGR被禁止
 1h：BGR被使能
Bit2-Bit1: 低功耗模式配置位：
 0h：低功耗模式0（LP0）
 1h：低功耗模式1（LP1）
 其他：低功耗模式2（LP2），亦为正常模式
Bit3: 保留" />
|
|||
|
|
<Bit Name="SLP_CFG" Authority="RW" Bits="20-16" Description="在SLEEP模式下VOS控制，只有当VOSEN[1]置位时有效。
Bit0：BGR的配置位：
 0h：BGR被禁止
 1h：BGR被使能
Bit2-Bit1: 低功耗模式配置位：
 0h：低功耗模式0（LP0）
 1h：低功耗模式1（LP1），亦为正常模式
 2h：低功耗模式2（LP2）
 3h：RSVD
Bit3: 保留" />
|
|||
|
|
<Bit Name="RUN_CFG" Authority="RW" Bits="12-8" Description="在RUN模式下VOS控制，只有当VOSEN[0]置位时有效。
Bit0：BGR的配置位：
 0h：BGR被禁止
 1h：BGR被使能
Bit2-Bit1: 低功耗模式配置位：
 0h：低功耗模式0（LP0）
 1h：低功耗模式1（LP1）
 2h：低功耗模式2（LP2）
 3h：RSVD
Bit3：保留" />
|
|||
|
|
<Bit Name="VOSEN" Authority="RW" Bits="3-0" Description="VOS模式使能控制。（1）
xxx1b：使能RUN模式下的VOS
xx1xb：使能SLEEP模式下的VOS
x1xxb：使能DEEP-SLEEP模式下的VOS" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_PWRKEY" Authority="RW" Address="0x40011058" Width="32" Description="功耗调整使能寄存器">
|
|||
|
|
<Bit Name="PWR_KEY" Authority="RW" Bits="31-16" Description="" />
|
|||
|
|
<Bit Name="VOSLCK" Authority="RW" Bits="15-0" Description="VOS全局使能控制。
只有在该控制器被配置为0x6CC7时，PWRCR寄存器的配置才有效。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_OPT1" Authority="RW" Address="0x40011064" Width="32" Description="系统配置寄存器1 (TRIM value for OSC) [1]">
|
|||
|
|
<Bit Name="EMCKM_DUR" Authority="RW" Bits="23-21" Description="EMCKM的检测时间间隔设置，检测周期基于当前IMOSC的频率设置。
0h：18个周期
1h：14个周期
2h：10个周期
3h：8个周期
4h：6个周期
5h：5个周期
6h：4个周期
7h：3个周期" />
|
|||
|
|
<Bit Name="EXIFLTCKS" Authority="RW" Bits="18-17" Description="EXI通道的数字滤波器检测频率设置。设置滤波器采用时钟的分频系数。
0h：不分频
1h：2分频
2h：3分频
3h：4分频" />
|
|||
|
|
<Bit Name="EXIFLTEN" Authority="RW" Bits="16" Description="EXI通道的数字滤波器使能控制。数字滤波的采用时钟为ISCLK，当ISCLK没有使能时，该控制位无效。
0h：禁止数字滤波
1h：使能数字滤波" />
|
|||
|
|
<Bit Name="EFL_LPMD" Authority="RW" Bits="15" Description="Flash的Low Power模式选择。在此模式下，Flash的读取周期保证大于8us。当HCLK频率比较高时，需要配合选择合适的WAIT CYCLE来保证。
0h：禁止Flash LP模式。
1h：使能Flash LP模式。" />
|
|||
|
|
<Bit Name="CLODIV" Authority="RW" Bits="14-12" Description="CLO输出分频选择。
0h：4分频。
1h：不分频。
2h：2分频。
4h：8分频。
5h：16分频。
其他：4分频。" />
|
|||
|
|
<Bit Name="CLOMX" Authority="RW" Bits="11-8" Description="CLO输出选择。（CLO管脚输出最高频率不超过10MHz，若输出频率较高，可选择CLODIV分频后输出）
0h：ISCLK输出。
1h：IMCLK输出。
3h：EMCLK输出。
4h：HFCLK输出。
6h：RTCCLK输出。
7h：PCLK输出。
8h：HCLK输出。
9h：IWDTCLK输出。
Dh：SYSCLK输出。
其他：保留。" />
|
|||
|
|
<Bit Name="HFO_FSEL" Authority="RW" Bits="5-4" Description="HFOSC频率选择。
0h：48MHz。
1h：24MHz。
2h：12MHz。
3h：6MHz。" />
|
|||
|
|
<Bit Name="IMO_FSEL" Authority="RW" Bits="1-0" Description="IMOSC频率选择。
0h：5.556MHz。
1h：4.194MHz。
2h：2.097MHz。
3h：131.072KHz。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_OPT0" Authority="RW" Address="0x40011068" Width="32" Description="系统配置寄存器0 [2]">
|
|||
|
|
<Bit Name="RDP" Authority="RO" Bits="27" Description="Read Protection使能User Option状态查询。
0h：缺省关闭Read Protection。
1h：缺省打开Read Protection。" />
|
|||
|
|
<Bit Name="HDP_4K" Authority="RO" Bits="17" Description="4K空间Hard Protection使能User Option状态查询。
0h：缺省禁止Hard Protection。
1h：缺省使能Hard Protection。" />
|
|||
|
|
<Bit Name="HDP_ALL" Authority="RO" Bits="16" Description="Hard Protection使能User Option状态查询。
0h：缺省禁止Hard Protection。
1h：缺省使能Hard Protection。" />
|
|||
|
|
<Bit Name="DBP" Authority="RO" Bits="8" Description="Debug Port 使能User Option状态查询。
0h：缺省打开Debug Port。
1h：缺省关闭Debug Port。" />
|
|||
|
|
<Bit Name="CIPVALID" Authority="RO" Bits="7" Description="烧录器加密通讯使能User Option状态查询。
0h：禁止通讯加密。
1h：使能通讯加密。" />
|
|||
|
|
<Bit Name="CPUFTRST" Authority="RO" Bits="2" Description="CPU Fault时产生硬件复位User Option设置状态查询。
0h：禁止自动复位。
1h：使能自动复位。" />
|
|||
|
|
<Bit Name="EXIRSTEN" Authority="RO" Bits="1" Description="外部复位管脚功能User Option设置状态查询。
0h：外部复位管脚禁用。
1h：外部复位管脚使能。" />
|
|||
|
|
<Bit Name="IWDTEN" Authority="RO" Bits="0" Description="独立看门狗User Option设置状态查询。
0h：缺省关闭看门狗。
1h：缺省打开看门狗。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_WKCR" Authority="RW" Address="0x4001106c" Width="32" Description="低功耗唤醒使能控制寄存器">
|
|||
|
|
<Bit Name="TCH_WKEN" Authority="RW" Bits="12" Description="TOUCH中断唤醒DEEP-SLEEP使能控制位。
0h：禁止TCH中断唤醒DEEP-SLEEP。
1h：使能TCH中断唤醒DEEP-SLEEP。" />
|
|||
|
|
<Bit Name="LVD_WKEN" Authority="RW" Bits="11" Description="LVD中断唤醒DEEP-SLEEP使能控制位。
0h：禁止LVD中断唤醒DEEP-SLEEP。
1h：使能LVD中断唤醒DEEP-SLEEP。" />
|
|||
|
|
<Bit Name="LPT_WKEN" Authority="RW" Bits="10" Description="LPT中断唤醒DEEP-SLEEP使能控制位。
0h：禁止LPT中断唤醒DEEP-SLEEP。
1h：使能LPT中断唤醒DEEP-SLEEP。" />
|
|||
|
|
<Bit Name="RTC_WKEN" Authority="RW" Bits="9" Description="RTC中断唤醒DEEP-SLEEP使能控制位。
0h：禁止RTC中断唤醒DEEP-SLEEP。
1h：使能RTC中断唤醒DEEP-SLEEP。" />
|
|||
|
|
<Bit Name="IWDT_WKEN" Authority="RW" Bits="8" Description="看门狗中断唤醒DEEP-SLEEP使能控制位。
0h：禁止IWDT中断唤醒DEEP-SLEEP。
1h：使能IWDT中断唤醒DEEP-SLEEP。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IMER" Authority="RW" Address="0x40011074" Width="32" Description="中断使能控制寄存器">
|
|||
|
|
<Bit Name="CMD_ERR" Authority="RW" Bits="29" Description="命令错误中断，在对某些寄存器错误操作时会产生此中断。" />
|
|||
|
|
<Bit Name="EV3TRG" Authority="RW" Bits="22" Description="同步触发输出Event3 触发的中断" />
|
|||
|
|
<Bit Name="EV2TRG" Authority="RW" Bits="21" Description="同步触发输出Event2 触发的中断" />
|
|||
|
|
<Bit Name="EV1TRG" Authority="RW" Bits="20" Description="同步触发输出Event1 触发的中断" />
|
|||
|
|
<Bit Name="EV0TRG" Authority="RW" Bits="19" Description="同步触发输出Event0 触发的中断" />
|
|||
|
|
<Bit Name="EM_CMFAIL" Authority="RW" Bits="18" Description="EMOSC时钟失效中断" />
|
|||
|
|
<Bit Name="OPL_ERR" Authority="RW" Bits="14" Description="Option初始化配置加载失败中断。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RW" Bits="13" Description="EFLASH校验失败中断。" />
|
|||
|
|
<Bit Name="HWD_ERR" Authority="RW" Bits="12" Description="硬件除法器除零中断。" />
|
|||
|
|
<Bit Name="LVD_INT" Authority="RW" Bits="11" Description="LVD中断。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RW" Bits="10" Description="SRAM校验失败中断。" />
|
|||
|
|
<Bit Name="IWDT_INT" Authority="RW" Bits="8" Description="IWDT中断。" />
|
|||
|
|
<Bit Name="SYSCLK_ST" Authority="RW" Bits="7" Description="SYSCLK时钟稳定中断。" />
|
|||
|
|
<Bit Name="HFOSC_ST" Authority="RW" Bits="4" Description="HFOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="EMOSC_ST" Authority="RW" Bits="3" Description="EMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="IMOSC_ST" Authority="RW" Bits="1" Description="IMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="ISOSC_ST" Authority="RW" Bits="0" Description="ISOSC时钟稳定中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IMDR" Authority="RW" Address="0x40011078" Width="32" Description="中断禁止控制寄存器">
|
|||
|
|
<Bit Name="CMD_ERR" Authority="RW" Bits="29" Description="命令错误中断，在对某些寄存器错误操作时会产生此中断。" />
|
|||
|
|
<Bit Name="EV3TRG" Authority="RW" Bits="22" Description="同步触发输出Event3 触发的中断" />
|
|||
|
|
<Bit Name="EV2TRG" Authority="RW" Bits="21" Description="同步触发输出Event2 触发的中断" />
|
|||
|
|
<Bit Name="EV1TRG" Authority="RW" Bits="20" Description="同步触发输出Event1 触发的中断" />
|
|||
|
|
<Bit Name="EV0TRG" Authority="RW" Bits="19" Description="同步触发输出Event0 触发的中断" />
|
|||
|
|
<Bit Name="EM_CMFAIL" Authority="RW" Bits="18" Description="EMOSC时钟失效中断" />
|
|||
|
|
<Bit Name="OPL_ERR" Authority="RW" Bits="14" Description="Option初始化配置加载失败中断。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RW" Bits="13" Description="EFLASH校验失败中断。" />
|
|||
|
|
<Bit Name="HWD_ERR" Authority="RW" Bits="12" Description="硬件除法器除零中断。" />
|
|||
|
|
<Bit Name="LVD_INT" Authority="RW" Bits="11" Description="LVD中断。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RW" Bits="10" Description="SRAM校验失败中断。" />
|
|||
|
|
<Bit Name="IWDT_INT" Authority="RW" Bits="8" Description="IWDT中断。" />
|
|||
|
|
<Bit Name="SYSCLK_ST" Authority="RW" Bits="7" Description="SYSCLK时钟稳定中断。" />
|
|||
|
|
<Bit Name="HFOSC_ST" Authority="RW" Bits="4" Description="HFOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="EMOSC_ST" Authority="RW" Bits="3" Description="EMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="IMOSC_ST" Authority="RW" Bits="1" Description="IMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="ISOSC_ST" Authority="RW" Bits="0" Description="ISOSC时钟稳定中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IMCR" Authority="RW" Address="0x4001107c" Width="32" Description="中断使能/禁止状态寄存器">
|
|||
|
|
<Bit Name="CMD_ERR" Authority="RW" Bits="29" Description="命令错误中断，在对某些寄存器错误操作时会产生此中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="EV3TRG" Authority="RW" Bits="22" Description="同步触发输出Event3 触发的中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="EV2TRG" Authority="RW" Bits="21" Description="同步触发输出Event2 触发的中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="EV1TRG" Authority="RW" Bits="20" Description="同步触发输出Event1 触发的中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="EV0TRG" Authority="RW" Bits="19" Description="同步触发输出Event0 触发的中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="EM_CMFAIL" Authority="RW" Bits="18" Description="EMOSC时钟失效中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="OPL_ERR" Authority="RW" Bits="14" Description="Option初始化配置加载失败中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RW" Bits="13" Description="EFLASH校验失败中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="HWD_ERR" Authority="RW" Bits="12" Description="硬件除法器除零中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="LVD_INT" Authority="RW" Bits="11" Description="LVD中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RW" Bits="10" Description="SRAM校验失败中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="IWDT_INT" Authority="RW" Bits="8" Description="IWDT中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="SYSCLK_ST" Authority="RW" Bits="7" Description="SYSCLK时钟稳定中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="HFOSC_ST" Authority="RW" Bits="4" Description="HFOSC时钟稳定中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="EMOSC_ST" Authority="RW" Bits="3" Description="EMOSC时钟稳定中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="IMOSC_ST" Authority="RW" Bits="1" Description="IMOSC时钟稳定中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
<Bit Name="ISOSC_ST" Authority="RW" Bits="0" Description="ISOSC时钟稳定中断。
0h：禁止中断。
1h：使能中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IAR" Authority="RW" Address="0x40011080" Width="32" Description="中断软件触发寄存器">
|
|||
|
|
<Bit Name="CMD_ERR" Authority="RW" Bits="29" Description="命令错误中断，在对某些寄存器错误操作时会产生此中断。" />
|
|||
|
|
<Bit Name="EV3TRG" Authority="RW" Bits="22" Description="同步触发输出Event3 触发的中断" />
|
|||
|
|
<Bit Name="EV2TRG" Authority="RW" Bits="21" Description="同步触发输出Event2 触发的中断" />
|
|||
|
|
<Bit Name="EV1TRG" Authority="RW" Bits="20" Description="同步触发输出Event1 触发的中断" />
|
|||
|
|
<Bit Name="EV0TRG" Authority="RW" Bits="19" Description="同步触发输出Event0 触发的中断" />
|
|||
|
|
<Bit Name="EM_CMFAIL" Authority="RW" Bits="18" Description="EMOSC时钟失效中断" />
|
|||
|
|
<Bit Name="OPL_ERR" Authority="RW" Bits="14" Description="Option初始化配置加载失败中断。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RW" Bits="13" Description="EFLASH校验失败中断。" />
|
|||
|
|
<Bit Name="HWD_ERR" Authority="RW" Bits="12" Description="硬件除法器除零中断。" />
|
|||
|
|
<Bit Name="LVD_INT" Authority="RW" Bits="11" Description="LVD中断。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RW" Bits="10" Description="SRAM校验失败中断。" />
|
|||
|
|
<Bit Name="IWDT_INT" Authority="RW" Bits="8" Description="IWDT中断。" />
|
|||
|
|
<Bit Name="SYSCLK_ST" Authority="RW" Bits="7" Description="SYSCLK时钟稳定中断。" />
|
|||
|
|
<Bit Name="HFOSC_ST" Authority="RW" Bits="4" Description="HFOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="EMOSC_ST" Authority="RW" Bits="3" Description="EMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="IMOSC_ST" Authority="RW" Bits="1" Description="IMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="ISOSC_ST" Authority="RW" Bits="0" Description="ISOSC时钟稳定中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_ICR" Authority="RW" Address="0x40011084" Width="32" Description="中断清除寄存器">
|
|||
|
|
<Bit Name="CMD_ERR" Authority="RW" Bits="29" Description="命令错误中断，在对某些寄存器错误操作时会产生此中断。" />
|
|||
|
|
<Bit Name="EV3TRG" Authority="RW" Bits="22" Description="同步触发输出Event3 触发的中断" />
|
|||
|
|
<Bit Name="EV2TRG" Authority="RW" Bits="21" Description="同步触发输出Event2 触发的中断" />
|
|||
|
|
<Bit Name="EV1TRG" Authority="RW" Bits="20" Description="同步触发输出Event1 触发的中断" />
|
|||
|
|
<Bit Name="EV0TRG" Authority="RW" Bits="19" Description="同步触发输出Event0 触发的中断" />
|
|||
|
|
<Bit Name="EM_CMFAIL" Authority="RW" Bits="18" Description="EMOSC时钟失效中断" />
|
|||
|
|
<Bit Name="OPL_ERR" Authority="RW" Bits="14" Description="Option初始化配置加载失败中断。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RW" Bits="13" Description="EFLASH校验失败中断。" />
|
|||
|
|
<Bit Name="HWD_ERR" Authority="RW" Bits="12" Description="硬件除法器除零中断。" />
|
|||
|
|
<Bit Name="LVD_INT" Authority="RW" Bits="11" Description="LVD中断。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RW" Bits="10" Description="SRAM校验失败中断。" />
|
|||
|
|
<Bit Name="IWDT_INT" Authority="RW" Bits="8" Description="IWDT中断。" />
|
|||
|
|
<Bit Name="SYSCLK_ST" Authority="RW" Bits="7" Description="SYSCLK时钟稳定中断。" />
|
|||
|
|
<Bit Name="HFOSC_ST" Authority="RW" Bits="4" Description="HFOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="EMOSC_ST" Authority="RW" Bits="3" Description="EMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="IMOSC_ST" Authority="RW" Bits="1" Description="IMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="ISOSC_ST" Authority="RW" Bits="0" Description="ISOSC时钟稳定中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_RISR" Authority="RW" Address="0x40011088" Width="32" Description="原始中断标志状态寄存器">
|
|||
|
|
<Bit Name="CMD_ERR" Authority="RO" Bits="29" Description="命令错误中断，在对某些寄存器错误操作时会产生此中断。" />
|
|||
|
|
<Bit Name="EV3TRG" Authority="RO" Bits="22" Description="事件触发输出Event3 触发的中断" />
|
|||
|
|
<Bit Name="EV2TRG" Authority="RO" Bits="21" Description="事件触发输出Event2 触发的中断" />
|
|||
|
|
<Bit Name="EV1TRG" Authority="RO" Bits="20" Description="事件触发输出Event1 触发的中断" />
|
|||
|
|
<Bit Name="EV0TRG" Authority="RO" Bits="19" Description="事件触发输出Event0 触发的中断" />
|
|||
|
|
<Bit Name="EM_CMFAIL" Authority="RO" Bits="18" Description="EMOSC时钟失效中断" />
|
|||
|
|
<Bit Name="OPL_ERR" Authority="RO" Bits="14" Description="Option初始化配置加载失败中断。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RO" Bits="13" Description="EFLASH校验失败中断。" />
|
|||
|
|
<Bit Name="HWD_ERR" Authority="RO" Bits="12" Description="硬件除法器除零中断。" />
|
|||
|
|
<Bit Name="LVD_INT" Authority="RO" Bits="11" Description="LVD中断。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RO" Bits="10" Description="SRAM校验失败中断。" />
|
|||
|
|
<Bit Name="IWDT_INT" Authority="RO" Bits="8" Description="IWDT中断。" />
|
|||
|
|
<Bit Name="SYSCLK_ST" Authority="RO" Bits="7" Description="SYSCLK时钟稳定中断。" />
|
|||
|
|
<Bit Name="HFOSC_ST" Authority="RO" Bits="4" Description="HFOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="EMOSC_ST" Authority="RO" Bits="3" Description="EMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="IMOSC_ST" Authority="RO" Bits="1" Description="IMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="ISOSC_ST" Authority="RO" Bits="0" Description="ISOSC时钟稳定中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_MISR" Authority="RW" Address="0x4001108c" Width="32" Description="中断标志状态寄存器">
|
|||
|
|
<Bit Name="CMD_ERR" Authority="RO" Bits="29" Description="命令错误中断，在对某些寄存器错误操作时会产生此中断。" />
|
|||
|
|
<Bit Name="EV3TRG" Authority="RO" Bits="22" Description="事件触发输出Event3 触发的中断" />
|
|||
|
|
<Bit Name="EV2TRG" Authority="RO" Bits="21" Description="事件触发输出Event2 触发的中断" />
|
|||
|
|
<Bit Name="EV1TRG" Authority="RO" Bits="20" Description="事件触发输出Event1 触发的中断" />
|
|||
|
|
<Bit Name="EV0TRG" Authority="RO" Bits="19" Description="事件触发输出Event0 触发的中断" />
|
|||
|
|
<Bit Name="EM_CMFAIL" Authority="RO" Bits="18" Description="EMOSC时钟失效中断" />
|
|||
|
|
<Bit Name="OPL_ERR" Authority="RO" Bits="14" Description="Option初始化配置加载失败中断。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RO" Bits="13" Description="EFLASH校验失败中断。" />
|
|||
|
|
<Bit Name="HWD_ERR" Authority="RO" Bits="12" Description="硬件除法器除零中断。" />
|
|||
|
|
<Bit Name="LVD_INT" Authority="RO" Bits="11" Description="LVD中断。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RO" Bits="10" Description="SRAM校验失败中断。" />
|
|||
|
|
<Bit Name="IWDT_INT" Authority="RO" Bits="8" Description="IWDT中断。" />
|
|||
|
|
<Bit Name="SYSCLK_ST" Authority="RO" Bits="7" Description="SYSCLK时钟稳定中断。" />
|
|||
|
|
<Bit Name="HFOSC_ST" Authority="RO" Bits="4" Description="HFOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="EMOSC_ST" Authority="RO" Bits="3" Description="EMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="IMOSC_ST" Authority="RO" Bits="1" Description="IMOSC时钟稳定中断。" />
|
|||
|
|
<Bit Name="ISOSC_ST" Authority="RO" Bits="0" Description="ISOSC时钟稳定中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_RSR" Authority="RW" Address="0x40011090" Width="32" Description="复位源记录状态寄存器">
|
|||
|
|
<Bit Name="WWDT" Authority="RW" Bits="13" Description="WWDT复位。" />
|
|||
|
|
<Bit Name="EFL_ERR" Authority="RW" Bits="12" Description="EFLASH校验错误复位。" />
|
|||
|
|
<Bit Name="RAM_ERR" Authority="RW" Bits="11" Description="SRAM校验错误复位。" />
|
|||
|
|
<Bit Name="CPUFAULT" Authority="RW" Bits="9" Description="CPU异常自动复位。" />
|
|||
|
|
<Bit Name="SWRST" Authority="RW" Bits="8" Description="SYSCON产生软件复位。" />
|
|||
|
|
<Bit Name="CPURST" Authority="RW" Bits="7" Description="CPU软件复位。" />
|
|||
|
|
<Bit Name="EMCKM" Authority="RW" Bits="6" Description="EMOSC CKM Fail复位。" />
|
|||
|
|
<Bit Name="IWDT" Authority="RW" Bits="4" Description="IWDT复位。" />
|
|||
|
|
<Bit Name="EXTRST" Authority="RW" Bits="2" Description="外部复位管脚复位。" />
|
|||
|
|
<Bit Name="LVR" Authority="RW" Bits="1" Description="LVD复位。" />
|
|||
|
|
<Bit Name="POR" Authority="RW" Bits="0" Description="POR上电复位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXIRT" Authority="RW" Address="0x40011094" Width="32" Description="外部中断上升沿选择寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="外部中断上升沿/下降沿使能控制。
0h：该边沿触发关闭。
1h：该边沿触发打开。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXIFT" Authority="RW" Address="0x40011098" Width="32" Description="外部中断下降沿选择寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="外部中断上升沿/下降沿使能控制。
0h：该边沿触发关闭。
1h：该边沿触发打开。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXIER" Authority="RW" Address="0x4001109c" Width="32" Description="外部中断使能寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="外部中断使能控制。
EXIER和EXIDR为只写寄存器。通过EXIER使能中断，EXIDR禁止中断。只有对寄存器写入’1’时才有效，读取时返回总为‘0’。
寄存器写入时：
0h：无效。
1h：打开/关闭该EXI中断源。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXIDR" Authority="RW" Address="0x400110a0" Width="32" Description="外部中断禁止寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="外部中断使能控制。
EXIER和EXIDR为只写寄存器。通过EXIER使能中断，EXIDR禁止中断。只有对寄存器写入’1’时才有效，读取时返回总为‘0’。
寄存器写入时：
0h：无效。
1h：打开/关闭该EXI中断源。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXIMR" Authority="RW" Address="0x400110a4" Width="32" Description="外部中断使能/禁止状态寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="EXIMR为只读寄存器，读取时返回当前中断使能状态。
读取时：
0h：中断处于关闭状态。
1h：中断处于打开状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXIAR" Authority="RW" Address="0x400110a8" Width="32" Description="外部中断软件触发寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="EXIAR为只写寄存器，只有对寄存器写入’1’时才有效，读取时返回总为‘0’。
寄存器写入时：
0h：无效。
1h：软件触发该EXI中断源。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXICR" Authority="RW" Address="0x400110ac" Width="32" Description="外部中断清除寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="EXICR为读写寄存器。读取时返回当前中断pending标志。写入‘1’时，清除当前中断标志；写入‘0’时无效。
读取时：
0h：中断标志处于未Pending状态。
1h：中断标志处于Pending状态。
写入时：
0h：无效。
1h：清除该EXI Pending状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EXIRS" Authority="RW" Address="0x400110b0" Width="32" Description="外部中断原始标志状态寄存器">
|
|||
|
|
<Bit Name="EXI0 ~ EXI19" Authority="RW" Bits="19-0" Description="EXIRS为只读寄存器，读取时返回当前中断原始标志状态。
读取时：
0h：中断处于未Pending状态。
1h：中断处于Pending状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IWDCR" Authority="RW" Address="0x400110b4" Width="32" Description="独立看门狗控制寄存器">
|
|||
|
|
<Bit Name="IWDT_KEY" Authority="RW" Bits="31-16" Description="对本寄存器进行写操作时，需要填入对应的KEY值。
只有在IWDT_KEY等于0x8778时，对本寄存器的写入才有效" />
|
|||
|
|
<Bit Name="BUSY" Authority="RO" Bits="12" Description="看门狗工作状态。
0h：看门狗未使能。
1h：看门狗已使能。" />
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="11" Description="调试使能控制。调试使能时，在CPU被调试器挂起时，时基计数器的计数时钟同时也被挂起。
0h：调试禁止
1h：调试使能" />
|
|||
|
|
<Bit Name="OVTIME" Authority="RW" Bits="10-8" Description="总溢出时间设置。当看门狗计数器计数溢出时，产生复位。
0h：128ms。
1h：256ms。
2h：512ms。
3h：1.024s。
4h：2.048s。
5h：3.096s。
6h：4.12s。
7h：8.196s。" />
|
|||
|
|
<Bit Name="INTVAL" Authority="RW" Bits="4-2" Description="看门狗报警中断的时间设置。当看门狗计数器计数到总溢出时间的一定比例时，产生报警中断。
0h：1/8总溢出时间。
1h：2/8总溢出时间。
2h：3/8总溢出时间。
3h：4/8总溢出时间。
4h：5/8总溢出时间。
5h：6/8总溢出时间。
6h：7/8总溢出时间。
7h：7/8总溢出时间。" />
|
|||
|
|
<Bit Name="SHORT" Authority="RW" Bits="0" Description="SHORT工作模式，该模式用于缩短IWDT的溢出时间。正常使用时，保持该位为零。
0h：禁止SHORT模式。
1h：使能SHORT模式。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IWDCNT" Authority="RW" Address="0x400110b8" Width="32" Description="独立看门狗控制计数器值">
|
|||
|
|
<Bit Name="CLR_BUSY" Authority="RO" Bits="31" Description="看门狗清除请求执行状态。
0h：没有挂起的清除操作。
1h：当前清除正在执行。" />
|
|||
|
|
<Bit Name="CLR" Authority="RW" Bits="30-24" Description="看门狗计数器清除请求。
只写控制位，只有写入‘0x5A’时有效。" />
|
|||
|
|
<Bit Name="CNT" Authority="RO" Bits="11-0" Description="返回IWDT当前计数值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IWDEDR" Authority="RW" Address="0x400110bc" Width="32" Description="独立看门狗使能寄存器">
|
|||
|
|
<Bit Name="IWDTE_KEY" Authority="RW" Bits="31-16" Description="对本寄存器进行写操作时，需要填入对应的KEY值。
只有在IWDTE_KEY等于0x7887时，对本寄存器的写入才有效。" />
|
|||
|
|
<Bit Name="ENDIS" Authority="RW" Bits="15-0" Description="IWDT使能控制。
写入0x55AA时，关闭IWDT。
写入其他值时，使能IWDT。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IOMAP0" Authority="RW" Address="0x400110c0" Width="32" Description="GPIO分组0的功能映射配置寄存器">
|
|||
|
|
<Bit Name="CFGVAL7" Authority="RW" Bits="31-28" Description="" />
|
|||
|
|
<Bit Name="CFGVAL6" Authority="RW" Bits="27-24" Description="" />
|
|||
|
|
<Bit Name="CFGVAL5" Authority="RW" Bits="23-20" Description="" />
|
|||
|
|
<Bit Name="CFGVAL4" Authority="RW" Bits="19-16" Description="" />
|
|||
|
|
<Bit Name="CFGVAL3" Authority="RW" Bits="15-12" Description="" />
|
|||
|
|
<Bit Name="CFGVAL2" Authority="RW" Bits="11-8" Description="" />
|
|||
|
|
<Bit Name="CFGVAL1" Authority="RW" Bits="7-4" Description="" />
|
|||
|
|
<Bit Name="CFGVAL0" Authority="RW" Bits="3-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_IOMAP1" Authority="RW" Address="0x400110c4" Width="32" Description="GPIO分组1的功能映射配置寄存器" />
|
|||
|
|
<Register Name="SYSCON_UID0" Authority="RW" Address="0x400110e4" Width="32" Description="UID寄存器0">
|
|||
|
|
<Bit Name="UID" Authority="RO" Bits="31-0" Description="唯一ID寄存器。
在出厂时，由工厂写入的唯一ID码。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_UID1" Authority="RW" Address="0x400110e8" Width="32" Description="UID寄存器1" />
|
|||
|
|
<Register Name="SYSCON_UID2" Authority="RW" Address="0x400110ec" Width="32" Description="UID寄存器2" />
|
|||
|
|
<Register Name="SYSCON_PWROPT" Authority="RW" Address="0x400110f0" Width="32" Description="供电恢复时间调整寄存器">
|
|||
|
|
<Bit Name="EFLR_CTL" Authority="RW" Bits="21-20" Description="EFLASH的内部参考源使能硬件控制策略设置。
0h：参考源不随模式改变切换供电开关。
1h：参考源在 SLEEP模式下自动关闭。
3h：参考源在 SLEEP模式、EFL_PD或 EFLASH LP模式下自动关闭。
2h：保留。
EFLASH LP模式通过OPT1[EFL_LPMD]控制位设置。" />
|
|||
|
|
<Bit Name="EFLR_PD" Authority="RW" Bits="19-18" Description="EFLASH的内部参考软件使能控制。
当EFLASH断电时，可以关闭EFLASH的参考源，以降低功耗。当写入‘11’时，关闭参考源的供电；当写入其他值时，打开参考源的供电。EFLASH参考源必须在EFLASH断电后，才能关闭；同样在恢复时，需要先恢复参考源，然后再打开EFLASH供电。" />
|
|||
|
|
<Bit Name="EFL_PD" Authority="RW" Bits="17-16" Description="EFLASH 的电源控制。
当程序在SRAM中运行时，为降低功耗，可以临时将EFLASH的供电关闭。当写入‘11’时，关闭EFLASH的供电；当写入其他值时，打开EFLASH的供电。" />
|
|||
|
|
<Bit Name="TPWRCV_SLP" Authority="RW" Bits="15-8" Description="从SLEEP模式唤醒后的电源稳定时间调整。稳定时间计数器的工作时钟为2MHz。" />
|
|||
|
|
<Bit Name="TPWRCV_DSL" Authority="RW" Bits="7-0" Description="从DEEPSLEEP模式唤醒后的电源稳定时间调整。稳定时间计数器的工作时钟为2MHz。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EVTRG" Authority="RW" Address="0x400110f4" Width="32" Description="事件触发选择寄存器">
|
|||
|
|
<Bit Name="CNTxCLR" Authority="" Bits="31-28" Description="TRGEVxCNT软件清除
0h：无效
1h：EVxCNT重置为零" />
|
|||
|
|
<Bit Name="" Authority="" Bits="27-26" Description="" />
|
|||
|
|
<Bit Name="TRGxOE" Authority="" Bits="25-20" Description="外部触发端口TRGOUTx使能。
0h：禁止触发输出。
1h：允许触发输出。" />
|
|||
|
|
<Bit Name="TRGSEL5" Authority="" Bits="19-18" Description="TRGEVx事件的触发源选择。
0h：选择EXI16事件作为当前触发通道事件。
1h：选择EXI17事件作为当前触发通道事件。
2h：选择EXI18事件作为当前触发通道事件。
3h：选择EXI19事件作为当前触发通道事件。" />
|
|||
|
|
<Bit Name="TRGSEL4" Authority="" Bits="17-16" Description="TRGEVx事件的触发源选择。
0h：选择EXI16事件作为当前触发通道事件。
1h：选择EXI17事件作为当前触发通道事件。
2h：选择EXI18事件作为当前触发通道事件。
3h：选择EXI19事件作为当前触发通道事件。" />
|
|||
|
|
<Bit Name="TRGSEL3" Authority="" Bits="15-12" Description="TRGEVx事件的触发源选择。
0h：选择EXI0事件作为当前触发通道事件。
1h：选择EXI1事件作为当前触发通道事件。
2h：选择EXI2事件作为当前触发通道事件。
3h：选择EXI3事件作为当前触发通道事件。
……
Fh：选择EXI15事件作为当前触发通道事件。" />
|
|||
|
|
<Bit Name="TRGSEL2" Authority="" Bits="11-8" Description="TRGEVx事件的触发源选择。
0h：选择EXI0事件作为当前触发通道事件。
1h：选择EXI1事件作为当前触发通道事件。
2h：选择EXI2事件作为当前触发通道事件。
3h：选择EXI3事件作为当前触发通道事件。
……
Fh：选择EXI15事件作为当前触发通道事件。" />
|
|||
|
|
<Bit Name="TRGSEL1" Authority="" Bits="7-4" Description="TRGEVx事件的触发源选择。
0h：选择EXI0事件作为当前触发通道事件。
1h：选择EXI1事件作为当前触发通道事件。
2h：选择EXI2事件作为当前触发通道事件。
3h：选择EXI3事件作为当前触发通道事件。
……
Fh：选择EXI15事件作为当前触发通道事件。" />
|
|||
|
|
<Bit Name="TRGSEL0" Authority="" Bits="3-0" Description="TRGEVx事件的触发源选择。
0h：选择EXI0事件作为当前触发通道事件。
1h：选择EXI1事件作为当前触发通道事件。
2h：选择EXI2事件作为当前触发通道事件。
3h：选择EXI3事件作为当前触发通道事件。
……
Fh：选择EXI15事件作为当前触发通道事件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EVPS" Authority="RW" Address="0x400110f8" Width="32" Description="事件触发计数寄存器">
|
|||
|
|
<Bit Name="TRGEV3CNT" Authority="RO" Bits="31-28" Description="当前TRGEVx事件计数器值。
读取时，返回当前事件计数器值。此计数器不能设置初始值，只能通过EVTRG的CNTCLR控制位进行清零。" />
|
|||
|
|
<Bit Name="TRGEV2CNT" Authority="RO" Bits="27-24" Description="当前TRGEVx事件计数器值。
读取时，返回当前事件计数器值。此计数器不能设置初始值，只能通过EVTRG的CNTCLR控制位进行清零。" />
|
|||
|
|
<Bit Name="TRGEV1CNT" Authority="RO" Bits="23-20" Description="当前TRGEVx事件计数器值。
读取时，返回当前事件计数器值。此计数器不能设置初始值，只能通过EVTRG的CNTCLR控制位进行清零。" />
|
|||
|
|
<Bit Name="TRGEV0CNT" Authority="RO" Bits="19-16" Description="当前TRGEVx事件计数器值。
读取时，返回当前事件计数器值。此计数器不能设置初始值，只能通过EVTRG的CNTCLR控制位进行清零。" />
|
|||
|
|
<Bit Name="TRGEV3PRD" Authority="RW" Bits="15-12" Description="TRGEVx 的事件计数器周期设置。
当TRGEVx事件发生时，TRGEVxCNT递增一次，当TRGEVxCNT的计数值等于TRGEVxPRD设置周期时，产生TRGEVx触发事件。" />
|
|||
|
|
<Bit Name="TRGEV2PRD" Authority="RW" Bits="11-8" Description="TRGEVx 的事件计数器周期设置。
当TRGEVx事件发生时，TRGEVxCNT递增一次，当TRGEVxCNT的计数值等于TRGEVxPRD设置周期时，产生TRGEVx触发事件。" />
|
|||
|
|
<Bit Name="TRGEV1PRD" Authority="RW" Bits="7-4" Description="TRGEVx 的事件计数器周期设置。
当TRGEVx事件发生时，TRGEVxCNT递增一次，当TRGEVxCNT的计数值等于TRGEVxPRD设置周期时，产生TRGEVx触发事件。" />
|
|||
|
|
<Bit Name="TRGEV0PRD" Authority="RW" Bits="3-0" Description="TRGEVx 的事件计数器周期设置。
当TRGEVx事件发生时，TRGEVxCNT递增一次，当TRGEVxCNT的计数值等于TRGEVxPRD设置周期时，产生TRGEVx触发事件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_EVSWF" Authority="RW" Address="0x400110fc" Width="32" Description="事件计数器软件触发控制寄存器">
|
|||
|
|
<Bit Name="EV5SWF" Authority="RW" Bits="5" Description="软件产生一次EV5的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV4SWF" Authority="RW" Bits="4" Description="软件产生一次EV4的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV3SWF" Authority="RW" Bits="3" Description="软件产生一次EV3的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV2SWF" Authority="RW" Bits="2" Description="软件产生一次EV2的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV1SWF" Authority="RW" Bits="1" Description="软件产生一次EV1的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV0SWF" Authority="RW" Bits="0" Description="软件产生一次EV0的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_UREG0" Authority="RW" Address="0x40011100" Width="32" Description="32位用户寄存器">
|
|||
|
|
<Bit Name="UREG" Authority="RW" Bits="31-0" Description="用户寄存器。
可用于用户自定义信息临时保存的寄存器。此寄存器中的内容只有在POR复位时才会清除。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYSCON_UREG1" Authority="RW" Address="0x40011104" Width="32" Description="32位用户寄存器" />
|
|||
|
|
<Register Name="SYSCON_UREG2" Authority="RW" Address="0x40011108" Width="32" Description="16位用户寄存器" />
|
|||
|
|
<Register Name="SYSCON_UREG3" Authority="RW" Address="0x4001110c" Width="32" Description="16位用户寄存器" />
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="ETCB">
|
|||
|
|
<Register Name="ETCB_ENABLE" Authority="RW" Address="0x40012000" Width="32" Description="ETCB使能寄存器">
|
|||
|
|
<Bit Name="ENABLE" Authority="RW" Bits="0" Description="ETCB模块使能控制

0 : 禁止
1 : 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_SWTRG" Authority="RW" Address="0x40012004" Width="32" Description="ETCB软件触发寄存器">
|
|||
|
|
<Bit Name="SWTRG_CHx" Authority="RW" Bits="7-0" Description="软件触发控制

0 : 无效
1 : 触发该通道的事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH0CON0" Authority="RW" Address="0x40012008" Width="32" Description="ETCB通道0控制寄存器0">
|
|||
|
|
<Bit Name="SRC2_SEL" Authority="RW" Bits="26-21" Description="触发源2的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC2_EN" Authority="RW" Bits="20" Description="触发源2使能控制
0: 禁止
1: 使能" />
|
|||
|
|
<Bit Name="SRC1_SEL" Authority="RW" Bits="16-11" Description="触发源1的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC1_EN" Authority="RW" Bits="10" Description="触发源1使能控制
0: 禁止
1: 使能" />
|
|||
|
|
<Bit Name="SRC0_SEL" Authority="RW" Bits="6-1" Description="触发源0的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC0_EN" Authority="RW" Bits="0" Description="触发源0使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH0CON1" Authority="RW" Address="0x4001200c" Width="32" Description="ETCB通道0控制寄存器1">
|
|||
|
|
<Bit Name="DST_SEL" Authority="RW" Bits="31-26" Description="触发目标选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH0_EN" Authority="RW" Bits="0" Description="通道0使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH1CON0" Authority="RW" Address="0x40012010" Width="32" Description="ETCB通道1控制寄存器0">
|
|||
|
|
<Bit Name="DST2_SEL" Authority="RW" Bits="26-21" Description="触发目标2的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="DST2_EN" Authority="RW" Bits="20" Description="触发目标2使能控制
0: 禁止
1: 使能" />
|
|||
|
|
<Bit Name="DST1_SEL" Authority="RW" Bits="16-11" Description="触发目标1的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="DST1_EN" Authority="RW" Bits="10" Description="触发目标1使能控制
0: 禁止
1: 使能" />
|
|||
|
|
<Bit Name="DST0_SEL" Authority="RW" Bits="6-1" Description="触发目标0的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="DST0_EN" Authority="RW" Bits="0" Description="触发目标0使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH1CON1" Authority="RW" Address="0x40012014" Width="32" Description="ETCB通道1控制寄存器1">
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="31-26" Description="触发源选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH1_EN" Authority="RW" Bits="0" Description="通1使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH2CON0" Authority="RW" Address="0x40012018" Width="32" Description="ETCB通道2控制寄存器0">
|
|||
|
|
<Bit Name="DST2_EN" Authority="RW" Bits="26-20" Description="触发目标2使能控制
0: 禁止
1: 使能" />
|
|||
|
|
<Bit Name="DST1_SEL" Authority="RW" Bits="16-11" Description="触发目标1的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="DST1_EN" Authority="RW" Bits="10" Description="触发目标1使能控制
0: 禁止
1: 使能" />
|
|||
|
|
<Bit Name="DST0_SEL" Authority="RW" Bits="6-1" Description="触发目标0的事件选择位
参考事件对应表" />
|
|||
|
|
<Bit Name="DST0_EN" Authority="RW" Bits="0" Description="触发目标0使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH2CON1" Authority="RW" Address="0x4001201c" Width="32" Description="ETCB通道2控制寄存器1">
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="31-26" Description="触发源选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH2_EN" Authority="RW" Bits="0" Description="通道2使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH3CON" Authority="RW" Address="0x40012030" Width="32" Description="ETCB通道3控制寄存器">
|
|||
|
|
<Bit Name="DST_SEL" Authority="RW" Bits="31-26" Description="触发目标选择
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="18-12" Description="触发源选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH3_EN" Authority="RW" Bits="0" Description="通道3使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH4CON" Authority="RW" Address="0x40012034" Width="32" Description="ETCB通道4控制寄存器">
|
|||
|
|
<Bit Name="DST_SEL" Authority="RW" Bits="31-26" Description="触发目标选择
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="18-12" Description="触发源选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH5_EN" Authority="RW" Bits="0" Description="通道5使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH5CON" Authority="RW" Address="0x40012038" Width="32" Description="ETCB通道5控制寄存器">
|
|||
|
|
<Bit Name="DST_SEL" Authority="RW" Bits="31-26" Description="触发目标选择
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="18-12" Description="触发源选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH4_EN" Authority="RW" Bits="0" Description="通道4使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH6CON" Authority="RW" Address="0x4001203c" Width="32" Description="ETCB通道6控制寄存器">
|
|||
|
|
<Bit Name="DST_SEL" Authority="RW" Bits="31-26" Description="触发目标选择
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="18-12" Description="触发源选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH6_EN" Authority="RW" Bits="0" Description="通道6使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ETCB_CH7CON" Authority="RW" Address="0x40012040" Width="32" Description="ETCB通道7控制寄存器">
|
|||
|
|
<Bit Name="DST_SEL" Authority="RW" Bits="31-26" Description="触发目标选择
参考事件对应表" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="18-12" Description="触发源选择
参考事件对应表" />
|
|||
|
|
<Bit Name="TRIG_MODE" Authority="RW" Bits="1" Description="触发模式选择
0: 硬件触发
1: 软件触发 (由ETCB_SWTRG寄存器触发)" />
|
|||
|
|
<Bit Name="CH7_EN" Authority="RW" Bits="0" Description="通道7使能控制
0: 禁止
1: 使能" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="TOUCH">
|
|||
|
|
<Register Name="TCH_CCR" Authority="RW" Address="0x40020000" Width="32" Description="Clock Control Register">
|
|||
|
|
<Bit Name="IDCODE" Authority="RO" Bits="31-16" Description="当前TOUCH硬件版本信息" />
|
|||
|
|
<Bit Name="PCKDIV" Authority="RW" Bits="15-8" Description="时钟分频控制，基于SYSCLK分频，目标时钟频率1Mhz，FTarget = FPCLK / (PCKDIV +1)" />
|
|||
|
|
<Bit Name="TCKDIV" Authority="RW" Bits="7-2" Description="时钟分频控制，基于IMOSC分频，目标时钟频率1Mhz，FTarget = FTCLK / (TCKDIV +1)" />
|
|||
|
|
<Bit Name="TEST_MODE" Authority="RW" Bits="1" Description="TOUCH TEST MODE，用于调整TRIM值" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="扫描时钟使能控制：
0： 扫描时钟停止
1： 扫描时钟开启" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CON0" Authority="RW" Address="0x40020004" Width="32" Description="Touch Sensor General Control Register0">
|
|||
|
|
<Bit Name="OTHRCNTCLR" Authority="RW" Bits="27" Description="软件清零当前OTHRCNT
0h：无效
1h：复位OTHRCNT" />
|
|||
|
|
<Bit Name="OTHRCNT" Authority="RW" Bits="26-24" Description="超出阈值判定
0h：超出阈值1次认为超出阈值
1h：连续2次超出阈值认为超出阈值
…
7h：连续8次超出阈值认为超出阈值" />
|
|||
|
|
<Bit Name="TSCANSTB" Authority="RW" Bits="21-20" Description="发生LowPower-Normal模式切换，扫描稳定次数
0h：1次扫描
1h：2次扫描
2h：3次扫描
3h：4次扫描" />
|
|||
|
|
<Bit Name="DIO_EN" Authority="RW" Bits="18" Description="滤波二极管使能控制
0h：禁止
1h：使能" />
|
|||
|
|
<Bit Name="DSR" Authority="RW" Bits="17-16" Description="设置在扫描过程中，没有被激活为当前扫描通道的通道状态
0h： 高阻状态
1h： 低电平输出
2h： 高电平输出
3h： 高阻状态" />
|
|||
|
|
<Bit Name="IDLE_PDEN" Authority="RW" Bits="14" Description="扫描空闲时，触控Hard-macro 模块使能控制
0h：禁止
1h：使能" />
|
|||
|
|
<Bit Name="PSEL" Authority="RW" Bits="13" Description="Power selection 
0h: FVR 
1h: AVDD" />
|
|||
|
|
<Bit Name="RSSEL" Authority="RW" Bits="12" Description="TCH_OVW_THR寄存器状态选择
0h: OVW状态
1h: OverTHR状态" />
|
|||
|
|
<Bit Name="CKFEQSEL" Authority="RW" Bits="11" Description="扫描频率选择
0h: 低频
1h: 高频" />
|
|||
|
|
<Bit Name="CKRND" Authority="RW" Bits="10" Description="扫描时钟频率随机化控制
0h：关闭扫描时钟随机化
1h：打开扫描时钟随机化" />
|
|||
|
|
<Bit Name="CKSPR" Authority="RW" Bits="9" Description="扫描时钟扩频控制
0h：关闭扫描时钟扩频
1h：打开扫描时钟扩频" />
|
|||
|
|
<Bit Name="ECLVL" Authority="RW" Bits="8-7" Description="外部C0端口电压选择
0h：1V
1h：2V
2h：3V
3h：3.6V" />
|
|||
|
|
<Bit Name="SEQLEN" Authority="RW" Bits="6-2" Description="SEQUENCE模式下，扫描次数控制：
00000b： 1次扫描
00001b： 2次扫描
…
10000b： 17次扫描" />
|
|||
|
|
<Bit Name="MODE" Authority="RW" Bits="1" Description="扫描模式启动位：
0h：RSVD
1h：使能SEQUENCE模式" />
|
|||
|
|
<Bit Name="HMEN" Authority="RW" Bits="0" Description="TOUCH使能控制位
0h： 关闭触控Hard-macro 模块
1h： 开启触控Hard-macro 模块" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CON1" Authority="RW" Address="0x40020008" Width="32" Description="Touch Sensor General Control Register1">
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="0" Description="扫描启动控制位
写操作时：
0： 停止扫描
1： 启动扫描
读操作时：
0： 扫描没有开始
1： 扫描正在进行" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_VALBUF" Authority="RW" Address="0x40020014" Width="32" Description="Touch Sample Value Buffer">
|
|||
|
|
<Bit Name="VALBUF" Authority="RO" Bits="15-0" Description="当前扫描通道采样值" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SENCNT" Authority="RW" Address="0x40020018" Width="32" Description="Current Sensor Node Discharge Counter Value">
|
|||
|
|
<Bit Name="SENCNT" Authority="RO" Bits="15-0" Description="Sensor Node 充放电次数计数器当前值" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_TCHCNT" Authority="RW" Address="0x4002001c" Width="32" Description="Current Touch Sample Counter Value">
|
|||
|
|
<Bit Name="TCHCNT" Authority="RO" Bits="15-0" Description="扫描时间计数器当前值 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_THR" Authority="RW" Address="0x40020020" Width="32" Description="Touch OFFSET Threshold Register">
|
|||
|
|
<Bit Name="OFF_THR" Authority="RW" Bits="15-0" Description="扫描偏差阈值" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_RISR" Authority="RW" Address="0x40020028" Width="32" Description="Touch Senor Raw Interrupt Status Register">
|
|||
|
|
<Bit Name="OVR_TIME" Authority="RO" Bits="5" Description="扫描超时中断" />
|
|||
|
|
<Bit Name="OVR_OVW" Authority="RO" Bits="4" Description="TCH_CHxVAL over write 中断" />
|
|||
|
|
<Bit Name="OVR_FLW" Authority="RO" Bits="3" Description="TCHCNT溢出中断" />
|
|||
|
|
<Bit Name="OVR_THR" Authority="RO" Bits="2" Description="两次扫描OFFSET值超出扫描OFFSET阈值中断" />
|
|||
|
|
<Bit Name="SEQ_DNE" Authority="RO" Bits="1" Description="SEQUENCE模式所有通道扫描完成中断" />
|
|||
|
|
<Bit Name="SIN_DNE" Authority="RO" Bits="0" Description="SEQ模式一个通道扫描完成中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_IER" Authority="RW" Address="0x4002002c" Width="32" Description="Touch Senor Interrupt Masking Control Register">
|
|||
|
|
<Bit Name="OVR_TIME" Authority="RW" Bits="5" Description="扫描超时中断使能" />
|
|||
|
|
<Bit Name="OVR_OVW" Authority="RW" Bits="4" Description="TCH_CHxVAL over write 中断使能" />
|
|||
|
|
<Bit Name="OVR_FLW" Authority="RW" Bits="3" Description="TCHCNT溢出中断使能" />
|
|||
|
|
<Bit Name="OVR_THR" Authority="RW" Bits="2" Description="两次扫描OFFSET值超出扫描OFFSET阈值中断使能" />
|
|||
|
|
<Bit Name="SEQ_DNE" Authority="RW" Bits="1" Description="SEQUENCE模式所有通道扫描完成中断使能" />
|
|||
|
|
<Bit Name="SIN_DNE" Authority="RW" Bits="0" Description="SEQ模式一个通道扫描完成中断使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_ICR" Authority="RW" Address="0x40020030" Width="32" Description="Touch Senor Interrupt Clear Control Register">
|
|||
|
|
<Bit Name="OVR_TIME" Authority="RW" Bits="5" Description="清除扫描超时中断" />
|
|||
|
|
<Bit Name="OVR_OVW" Authority="RW" Bits="4" Description="清除TCH_CHxVAL over write 中断" />
|
|||
|
|
<Bit Name="OVR_FLW" Authority="RW" Bits="3" Description="清除TCHCNT溢出中断" />
|
|||
|
|
<Bit Name="OVR_THR" Authority="RW" Bits="2" Description="清除两次扫描OFFSET值超出扫描OFFSET阈值中断" />
|
|||
|
|
<Bit Name="SEQ_DNE" Authority="RW" Bits="1" Description="清除SEQUENCE模式所有通道扫描完成中断" />
|
|||
|
|
<Bit Name="SIN_DNE" Authority="RW" Bits="0" Description="清除SEQ模式一个通道扫描完成中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_RWSR" Authority="RW" Address="0x40020034" Width="32" Description="Touch Sample Value R/W Status Register">
|
|||
|
|
<Bit Name="CHx_RWSR(x=0~16)" Authority="RW" Bits="16-0" Description="通道采样值读写状态位，当采样值写入TCH_SEQxVA时，对应通道读写状态位置1，软件读取TCH_SEQxVA后读写状态位清0。软件也可以通过写入该状态寄存器手动清0
当读取时，返回当前通道采样值写入状态
0h：该通道没有新的采样值写入
1h：该通道有新的采样值写入，软件可以读取对应通道采样值寄存器，读取后自动清0
当写入时，
0h：无效
1h：清除当前通道写入状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_OVW_THR" Authority="RW" Address="0x40020038" Width="32" Description="Touch OverThreshold Status Register">
|
|||
|
|
<Bit Name="CHx_OVW_THR(x=0~16)" Authority="" Bits="16-0" Description="当TCH_CON0[11]=0时，该状态寄存器表示通道采样值OVW状态。
0h：采样值寄存器的值是最新的
1h: 采样值寄存器当前值未被软件读取时，有新的采样值存入
当CH_CON0[11]=1时，该状态寄存器表示通道采样值偏差状态寄存器
0h：通道相邻两次采样值偏差没有超出阈值
1h：通道相邻两次采样值偏差超出阈值" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_OVF" Authority="RW" Address="0x4002003c" Width="32" Description="Touch Overflow status Register">
|
|||
|
|
<Bit Name="CHx_OVF(x=0~16)" Authority="" Bits="16-0" Description="TCH CNT溢出状态标志" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_OVT" Authority="RW" Address="0x40020040" Width="32" Description="Touch OverTIME status Register">
|
|||
|
|
<Bit Name="CHx_OVT(x=0~16)" Authority="" Bits="16-0" Description="通道扫描时间内，未完成既定目标值扫描状态标志" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SYNCR" Authority="RW" Address="0x40020044" Width="32" Description="Touch Sync Control Register">
|
|||
|
|
<Bit Name="REARM" Authority="RW" Bits="8" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前触发使能状态
0h：允许触发
1h：不允许后续触发，需要REARM
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="OSTMD" Authority="RW" Bits="7" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="SYNC2EN" Authority="RW" Bits="2" Description="外部触发START使能控制通道2。
0：禁止当前触发输入通道
1：使能LPT_PEND触发源通道" />
|
|||
|
|
<Bit Name="SYNC1EN" Authority="RW" Bits="1" Description="外部触发START使能控制通道1。
0：禁止当前触发输入通道
1：使能ETCB TOUCH_SYNCIN触发源通道" />
|
|||
|
|
<Bit Name="SYNC0EN" Authority="RW" Bits="0" Description="外部触发START使能控制通道0。
0：禁止当前触发输入通道
1：使能RTC触发源通道" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_EVTRG" Authority="RW" Address="0x40020048" Width="32" Description="Touch Trigger Event Generation Control Register">
|
|||
|
|
<Bit Name="TRGOE" Authority="RW" Bits="8" Description="外部触发端口输出使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRGSEL" Authority="RW" Bits="2-0" Description="TRGEVT事件的触发源选择
000：禁止TRGOUT触发输出
001：SINGLE_DONE事件
010：SEQ_DONE事件
011：OVR_THR事件
100：OVR_OVF事件
101：OVR_OVW事件
110：OVR_OVT事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_EVPS" Authority="RW" Address="0x4002004c" Width="32" Description="Touch Trigger Event Generation Prescaler">
|
|||
|
|
<Bit Name="TRGEVCNT" Authority="RW" Bits="11-8" Description="TRGEVT事件计数器设置。
读取时，返回当前事件计数器值；
写入时，直接更新事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEVPRD" Authority="RW" Bits="3-0" Description="TRGEVT事件计数的周期设置。
当TRGEVT事件发生次数满足周期时，才产生TRGEV触发事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_EVSWF" Authority="RW" Address="0x40020050" Width="32" Description="Touch Trigger Event Software Force Generation">
|
|||
|
|
<Bit Name="EVSWF" Authority="RW" Bits="0" Description="软件产生一次EV0的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH0VAL[18]" Authority="RW" Address="0x40021000" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH1VAL[18]" Authority="RW" Address="0x40021004" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH2VAL[18]" Authority="RW" Address="0x40021008" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH3VAL[18]" Authority="RW" Address="0x4002100c" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH4VAL[18]" Authority="RW" Address="0x40021010" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH5VAL[18]" Authority="RW" Address="0x40021014" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH6VAL[18]" Authority="RW" Address="0x40021018" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH7VAL[18]" Authority="RW" Address="0x4002101c" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH8VAL[18]" Authority="RW" Address="0x40021020" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH9VAL[18]" Authority="RW" Address="0x40021024" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH10VAL[18]" Authority="RW" Address="0x40021028" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH11VAL[18]" Authority="RW" Address="0x4002102c" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH12VAL[18]" Authority="RW" Address="0x40021030" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH13VAL[18]" Authority="RW" Address="0x40021034" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH14VAL[18]" Authority="RW" Address="0x40021038" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH15VAL[18]" Authority="RW" Address="0x4002103c" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH16VAL[18]" Authority="RW" Address="0x40021040" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_CH17VAL[18]" Authority="RW" Address="0x40021044" Width="32" Description="CHx Touch Sample Value Register">
|
|||
|
|
<Bit Name="CHxCNT" Authority="RO" Bits="15-0" Description="通道x原值采样值寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ0CON[18]" Authority="RW" Address="0x40021048" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ1CON[18]" Authority="RW" Address="0x4002104c" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ2CON[18]" Authority="RW" Address="0x40021050" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ3CON[18]" Authority="RW" Address="0x40021054" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ4CON[18]" Authority="RW" Address="0x40021058" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ5CON[18]" Authority="RW" Address="0x4002105c" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ6CON[18]" Authority="RW" Address="0x40021060" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ7CON[18]" Authority="RW" Address="0x40021064" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ8CON[18]" Authority="RW" Address="0x40021068" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ9CON[18]" Authority="RW" Address="0x4002106c" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ10CON[18]" Authority="RW" Address="0x40021070" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ11CON[18]" Authority="RW" Address="0x40021074" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ12CON[18]" Authority="RW" Address="0x40021078" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ13CON[18]" Authority="RW" Address="0x4002107c" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ14CON[18]" Authority="RW" Address="0x40021080" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ15CON[18]" Authority="RW" Address="0x40021084" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ16CON[18]" Authority="RW" Address="0x40021088" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TCH_SEQ17CON[18]" Authority="RW" Address="0x4002108c" Width="32" Description="SEQ Mode Control Register for each sub-sequence">
|
|||
|
|
<Bit Name="DCKDIV" Authority="RW" Bits="25-24" Description="扫描频率分频" />
|
|||
|
|
<Bit Name="ICON" Authority="RW" Bits="22-20" Description="补偿电流控制" />
|
|||
|
|
<Bit Name="CHSEL" Authority="RW" Bits="19-15" Description="扫描通道配置" />
|
|||
|
|
<Bit Name="SCANTIME" Authority="RW" Bits="14-12" Description="当前扫描通道扫描时间值
3’b000-禁止通道扫描时间设置
3’b001-通道扫描时间为1ms
3’b010-通道扫描时间为1.5ms
3’b011-通道扫描时间为2ms
3’b100-通道扫描时间为3ms
3’b101-通道扫描时间为5ms
3’b110-通道扫描时间为10ms
3’b111-通道扫描时间为100ms" />
|
|||
|
|
<Bit Name="SENPRD" Authority="RW" Bits="11-0" Description="当前扫描通道目标值，实际值为[SENPRD,4’b1111]" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="ADC">
|
|||
|
|
<Register Name="ADC_ECR" Authority="RW" Address="0x40030000" Width="32" Description="时钟使能寄存器">
|
|||
|
|
<Bit Name="" Authority="" Bits="31-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DCR" Authority="RW" Address="0x40030004" Width="32" Description="时钟禁止寄存器">
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="31" Description="DBGEN: ADC调试模式禁止
0: 无效
1: 禁止ADC调试模式" />
|
|||
|
|
<Bit Name="ADCCLKEN" Authority="RW" Bits="1" Description="ADC: ADC时钟禁止
0: 无效
1: 禁止ADC时钟" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_PMSR" Authority="RW" Address="0x40030008" Width="32" Description="功耗管理状态寄存器">
|
|||
|
|
<Bit Name="DBGEN" Authority="RO" Bits="31" Description="DBGEN : 调试模式
0: ADC在调试模式下不停止 
1: ADC 在调试模式下停止工作" />
|
|||
|
|
<Bit Name="IPICODE" Authority="RO" Bits="29-4" Description="IPICODE[25:0] : IP识别码
模块的版本号，共26位" />
|
|||
|
|
<Bit Name="ADCCLKEN" Authority="RO" Bits="1" Description="ADC : ADC时钟状态
0: ADC时钟被禁止
1: ADC时钟被使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_CR" Authority="RW" Address="0x40030010" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="ACCURACY" Authority="RW" Bits="31" Description="ACCURACY: ADC转换精度选择位
0: 保留
1: 12位
注意：该位请保持为1." />
|
|||
|
|
<Bit Name="FVR_LVL" Authority="RW" Bits="25" Description="FVR_LVL: 固定电压参考源的电压值选择
 0: 2.048V
 1: 4.096V
注：AVREF选择FVR时无需操作这位。" />
|
|||
|
|
<Bit Name="FVR_EN" Authority="RW" Bits="24" Description="FVR_EN: 使能固定电压参考源
 0: 禁止
 1: 使能
注：AVREF选择FVR时无需操作这位。" />
|
|||
|
|
<Bit Name="INTVREF_SEL" Authority="RW" Bits="18-17" Description="INTVREF_SEL: 内部参考电压输入源选择
 00: 保留
 01: 保留
 10: 内部1.0V电压
 11: 保留
注意：目前只提供1.0V作为参考电压。" />
|
|||
|
|
<Bit Name="INTVREF_OUTEN" Authority="RW" Bits="16" Description="INTVREF_OUTEN: 使能内部参考电压输出到管脚
0: 输出到管脚(INTV)禁止
 1: 输出到管脚(INTV)使能
注：该位只影响INTVREF是否输出到IO管脚，并不影响AVREF以及ADC输入通道的INTVREF使用" />
|
|||
|
|
<Bit Name="VREF_SEL" Authority="RW" Bits="9-6" Description="VREF: ADC电压参考电源选择
 0000: 正向为内部VDD，负向为VSS
 0001: 正向为外部VREF+管脚，负向为VSS
 0010: 正向为FVR 2.048V输出，负向为VSS
 0011: 正向为FVR 4.096V输出，负向为VSS
 0100: 正向为内部INTVREF输出，负向为VSS
 1000: 正向为内部VDD，负向为VREF-
 1001: 正向为外部VREF+管脚，负向为VREF-
 1010: 正向为FVR 2.048V输出，负向为VREF-
 1011: 正向为FVR 4.096V输出，负向为VREF-
 1100: 正向为内部INTVREF输出，负向为VREF-
 其它: 保留
注意：使用FVR做参考时，外部需要接100nF的电容。" />
|
|||
|
|
<Bit Name="SWTRG" Authority="RW" Bits="5" Description="SWTRG : 软件触发
 0: 无效
 1: 触发转换序列" />
|
|||
|
|
<Bit Name="STOP" Authority="RW" Bits="4" Description="STOP: 在连续转换模式下停止转换
0: 无效
1: 停止连续转换" />
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="3" Description="START : 开始转换
0: 无效
1: 开始模数转换，清除EOC标志位
注意：在开始转换前，用户必须保证ADC已经处于准备好转换的状态(ADC_SR中的READY位必须为1)" />
|
|||
|
|
<Bit Name="ADCDIS" Authority="RW" Bits="2" Description="ADCDIS : ADC模拟模块禁止
0: 无效
1: 关闭ADC模块(待机模式)
如果ADCEN和ADCDIS都写1，那么ADC会被禁用。" />
|
|||
|
|
<Bit Name="ADCEN" Authority="RW" Bits="1" Description="ADCEN : ADC模拟模块使能
0: 无效
1: 使能ADC模块" />
|
|||
|
|
<Bit Name="SWRST" Authority="RW" Bits="0" Description="SWRST : ADC软件复位
0: 无效
1: 复位ADC模块

当软件复位发生时，除了ADC_PMSR寄存器以外，其它所有寄存器都会恢复初始值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_MR" Authority="RW" Address="0x40030014" Width="32" Description="模式寄存器">
|
|||
|
|
<Bit Name="CONTCV" Authority="RW" Bits="31" Description="CONTCV: 连续转换
0: 单次转换模式。ADC根据NBRCH[3:0]中设置的值转换输入的信号并且停止
1: 连续转换模式。ADC根据NBRCH[3:0]中设置的值转换输入的信号并且重复不停的循环转换。
该位初始值为0.
注意：在连续转换模式下，ADC收到停止指令后，仍然会完成当前正在进行的转换，看起来像是多转换了一次。" />
|
|||
|
|
<Bit Name="CMP_OS" Authority="RW" Bits="30" Description="CMP_OS: 一次性比较
0: 每次得到比较结果时，都会产生ADC_CMPx中断
1: 只有转换结果从比ADC_CMPxH小的值变成比它大的值，或者从比ADC_CMPxL大的值变成比它小的值时，才会产生ADC_CMPx中断。" />
|
|||
|
|
<Bit Name="NBRCMP1" Authority="RW" Bits="25-22" Description="NBRCMP1[3:0]: 需要比较的转换序列
当该次转换结果大于或者小于ADC_CMP1寄存器时，将产生一个CMPxH/CMPxL中断" />
|
|||
|
|
<Bit Name="NBRCMP0" Authority="RW" Bits="19-16" Description="NBRCMP0[3:0]: 需要比较的转换序列
当该次转换结果大于或者小于ADC_CMP0寄存器时，将产生一个CMPxH/CMPxL中断" />
|
|||
|
|
<Bit Name="NBRCH" Authority="RW" Bits="13-10" Description="NBRCH[3:0]: 转换序列个数
0000b:1
0001b:2
…
1111b:16
注意： 即使在单次转换模式，如果NBRCH[3:0]的值大于0，ADC也会进行多次转换。" />
|
|||
|
|
<Bit Name="PRLVAL" Authority="RW" Bits="4-0" Description="PRLVAL[4:0]: 分频设置
将PCLK分频，给ADC模拟模块作为时钟。

如果PRLVAL == 0，那么 FADC = PCLK
否则 FADC = PCLK / (2*PRLVAL)
注意：
- ADC模拟模块的时钟频率不能超过24MHz
- 当选择INTVREF作为ADC参考电压时，ADC模拟模块的时钟频率不能超过2MHz。FVR做参考时，没有限制。
- 如果系统时钟为40MHz，那么PRLVAL至少为1 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SHR" Authority="RW" Address="0x40030018" Width="32" Description="采样保持周期寄存器">
|
|||
|
|
<Bit Name="SHR" Authority="RW" Bits="7-0" Description="SHR : 采样保持 (Sample & Hold) 周期数
设置ADC转换中采样保持的周期数，该周期数基于ADC_MR寄存器中PRLVAL分频后的ADC工作时钟频率FADC。采样保持周期数至少为3个周期，小于3的值无法写入该寄存器。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_CSR" Authority="RW" Address="0x4003001c" Width="32" Description="状态清除寄存器">
|
|||
|
|
<Bit Name="SEQ_END[x](x=0~15)" Authority="RW" Bits="31-16" Description="SEQ_END[x] : SEQx序列转换完成中断
0: 无效
1: 清除该中断" />
|
|||
|
|
<Bit Name="CMP1L" Authority="RW" Bits="7" Description="CMP1L : 转换结果小于ADC_CMP1中断
0: 无效
1: 清除该中断" />
|
|||
|
|
<Bit Name="CMP1H" Authority="RW" Bits="6" Description="CMP1H : 转换结果大于ADC_CMP1中断
0: 无效
1: 清除该中断" />
|
|||
|
|
<Bit Name="CMP0L" Authority="RW" Bits="5" Description="CMP0L : 转换结果小于ADC_CMP0中断
0: 无效
1: 清除该中断" />
|
|||
|
|
<Bit Name="CMP0H" Authority="RW" Bits="4" Description="CMP0H : 转换结果大于ADC_CMP0中断
0: 无效
1: 清除该中断" />
|
|||
|
|
<Bit Name="OVR" Authority="RW" Bits="2" Description="OVR : 转换溢出中断
0: 无效
1: 清除该中断" />
|
|||
|
|
<Bit Name="READY" Authority="RW" Bits="1" Description="READY : ADC已准备好可以转换中断
0: 无效
1: 清除该中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SR" Authority="RW" Address="0x40030020" Width="32" Description="状态寄存器">
|
|||
|
|
<Bit Name="SEQ_END[x](x=0~15)" Authority="RO" Bits="31-16" Description="SEQ_END[x] : SEQx序列转换完成中断
0: 该转换序列没完成
1: 该转换序列已完成" />
|
|||
|
|
<Bit Name="SEQ_INDEX" Authority="RO" Bits="13-10" Description="SEQ_INDEX : 当前转换序列
该寄存器的值为当前转换的序列号" />
|
|||
|
|
<Bit Name="CTCVS" Authority="RO" Bits="9" Description="CTCVS : 连续转换模式状态
0: 单次模式
1: 连续模式" />
|
|||
|
|
<Bit Name="ADCENS" Authority="RO" Bits="8" Description="ADCENS : ADC使能状态
0: ADC被禁止
1: ADC 被使能" />
|
|||
|
|
<Bit Name="CMP1L" Authority="RO" Bits="7" Description="CMP1L : 比较功能的状态
0: ADC转换的结果比ADC_CMP1大
1: ADC转换的结果比ADC_CMP1小" />
|
|||
|
|
<Bit Name="CMP1H" Authority="RO" Bits="6" Description="CMP1H : 比较功能的状态
0: ADC转换的结果比ADC_CMP1小
1: ADC转换的结果比ADC_CMP1大" />
|
|||
|
|
<Bit Name="CMP0L" Authority="RO" Bits="5" Description="CMP0L : 比较功能的状态
0: ADC转换的结果比ADC_CMP0大
1: ADC转换的结果比ADC_CMP0小" />
|
|||
|
|
<Bit Name="CMP0H" Authority="RO" Bits="4" Description="CMP0H : 比较功能的状态
0: ADC转换的结果比ADC_CMP0小
1: ADC转换的结果比ADC_CMP0大" />
|
|||
|
|
<Bit Name="OVR" Authority="RO" Bits="2" Description="OVR : 转换溢出
0: 最后一次读ADC_DR时，ADC没有完成任何转换或者只完成了1次转换 
1: 最后一次读ADC_DR时，ADC完成了2次或者2次以上的转换" />
|
|||
|
|
<Bit Name="READY" Authority="RO" Bits="1" Description="READY : ADC已准备好可以转换
0: ADC忽略开始或者停止指令：因为它还没有准备好或者转换未结束它还在工作中
1: ADC已经准备好，可以开始一个转换" />
|
|||
|
|
<Bit Name="EOC" Authority="RO" Bits="0" Description="EOC : 转换结束
0: 转换未结束，仍在进行中
1: 转换完成，ADC_DR中的数据有效。当ADC_DR被读取时该位自动清零 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_IER" Authority="RW" Address="0x40030024" Width="32" Description="中断使能寄存器">
|
|||
|
|
<Bit Name="SEQ_END[x](x=0~15)" Authority="RW" Bits="31-16" Description="SEQ_END[x] : SEQx序列转换完成中断
0: 无效
1: 使能该中断" />
|
|||
|
|
<Bit Name="CMP1L" Authority="RW" Bits="7" Description="CMP1L : 转换结果低于ADC_CMP1中断
0: 无效
1: 使能该中断" />
|
|||
|
|
<Bit Name="CMP1H" Authority="RW" Bits="6" Description="CMP1H : 转换结果高于ADC_CMP1中断
0: 无效
1: 使能该中断" />
|
|||
|
|
<Bit Name="CMP0L" Authority="RW" Bits="5" Description="CMP0L : 转换结果低于ADC_CMP0中断
0: 无效
1: 使能该中断" />
|
|||
|
|
<Bit Name="CMP0H" Authority="RW" Bits="4" Description="CMP0H : 转换结果高于ADC_CMP0中断
0: 无效
1: 使能该中断" />
|
|||
|
|
<Bit Name="OVR" Authority="RW" Bits="2" Description="OVR : 转换溢出中断
0: 无效
1: 使能该中断" />
|
|||
|
|
<Bit Name="READY" Authority="RW" Bits="1" Description="READY : ADC READY中断
0: 无效
1: 使能该中断" />
|
|||
|
|
<Bit Name="EOC" Authority="RW" Bits="0" Description="EOC : 转换结束中断
0: 无效
1: 使能该中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_IDR" Authority="RW" Address="0x40030028" Width="32" Description="中断禁止寄存器">
|
|||
|
|
<Bit Name="SEQ_END[x](x=0~15)" Authority="RW" Bits="31-16" Description="SEQ_END[x] : SEQx序列转换完成中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
<Bit Name="CMP1L" Authority="RW" Bits="7" Description="CMP1L : 转换结果低于ADC_CMP1中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
<Bit Name="CMP1H" Authority="RW" Bits="6" Description="CMP1H : 转换结果高于ADC_CMP1中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
<Bit Name="CMP0L" Authority="RW" Bits="5" Description="CMP0L : 转换结果低于ADC_CMP0中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
<Bit Name="CMP0H" Authority="RW" Bits="4" Description="CMP0H : 转换结果高于ADC_CMP0中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
<Bit Name="OVR" Authority="RW" Bits="2" Description="OVR : 转换溢出中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
<Bit Name="READY" Authority="RW" Bits="1" Description="READY : ADC READY中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
<Bit Name="EOC" Authority="RW" Bits="0" Description="EOC : 转换结束中断
0: 无效
1: 禁止该中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_IMR" Authority="RW" Address="0x4003002c" Width="32" Description="中断使能状态寄存器">
|
|||
|
|
<Bit Name="SEQ_END[x](x=0~15)" Authority="RO" Bits="31-16" Description="SEQ_END[x] : SEQx序列转换完成中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
<Bit Name="CMP1L" Authority="RO" Bits="7" Description="CMP1L : 转换结果低于ADC_CMP1中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
<Bit Name="CMP1H" Authority="RO" Bits="6" Description="CMP1H : 转换结果高于ADC_CMP1中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
<Bit Name="CMP0L" Authority="RO" Bits="5" Description="CMP0L : 转换结果低于ADC_CMP0中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
<Bit Name="CMP0H" Authority="RO" Bits="4" Description="CMP0H : 转换结果高于ADC_CMP0中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
<Bit Name="OVR" Authority="RO" Bits="2" Description="OVR : 转换溢出中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
<Bit Name="READY" Authority="RO" Bits="1" Description="READY : ADC READY中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
<Bit Name="EOC" Authority="RO" Bits="0" Description="EOC : 转换结束中断
0: 该中断没有使能
1: 该中断使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ0" Authority="RW" Address="0x40030030" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ1" Authority="RW" Address="0x40030034" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ2" Authority="RW" Address="0x40030038" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ3" Authority="RW" Address="0x4003003c" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ4" Authority="RW" Address="0x40030040" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ5" Authority="RW" Address="0x40030044" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ6" Authority="RW" Address="0x40030048" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ7" Authority="RW" Address="0x4003004c" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ8" Authority="RW" Address="0x40030050" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ9" Authority="RW" Address="0x40030054" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ10" Authority="RW" Address="0x40030058" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ11" Authority="RW" Address="0x4003005c" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ12" Authority="RW" Address="0x40030060" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ13" Authority="RW" Address="0x40030064" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ14" Authority="RW" Address="0x40030068" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SEQ15" Authority="RW" Address="0x4003006c" Width="32" Description="转换序列寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="TRG_SRC" Authority="RW" Bits="19-17" Description="TRG_SRC : 触发源选择
000 : 无触发
001 : 软件触发(ADC_CR中的SWTRG位)
010 : ADC_SYNCIN0 (ETCB)
011 : ADC_SYNCIN1 (ETCB)
100 : ADC_SYNCIN2 (ETCB)
101 : ADC_SYNCIN3 (ETCB)
110 : ADC_SYNCIN4 (ETCB)
111 : ADC_SYNCIN5 (ETCB)" />
|
|||
|
|
<Bit Name="AVG_SEL" Authority="RW" Bits="16-13" Description="AVG_SEL: 平均系数选择
0000 : 1 (不平均)
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AVG_CAL" Authority="RW" Bits="12" Description="AVG_CAL : 平均值计算
0 : 禁用
1 : 使能
当这位使能时，ADC转换结果寄存器ADC_DRx将保存若干次数转换后的平均值，由CV_CNT和AVG_SEL决定。否则，ADC_DRx将保存最后一次转换的值。" />
|
|||
|
|
<Bit Name="CV_CNT" Authority="RW" Bits="11-8" Description="CV_CNT: 连续重复采样次数
0000 : 1
0001 : 2
0010 : 4
0011 : 8
0100 : 16
0101 : 32
0110 : 64
0111 : 128
1000 : 256
1001 : 512
Other : 保留" />
|
|||
|
|
<Bit Name="AIN_SEL" Authority="RW" Bits="4-0" Description="模拟输入通道选择
AIN_SEL值 输入选择
BIN DEC 
00000 0 AIN0
00001 1 AIN1
00010 2 AIN2
…… ……
10001 17 AIN17
…… …… N/A
11100 28 INTVREF
11101 29 1/4VDD
11110 30 VSS
11111 31 N/A" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_PRI" Authority="RW" Address="0x40030070" Width="32" Description="转换序列优先级寄存器">
|
|||
|
|
<Bit Name="PRI" Authority="RW" Bits="3-0" Description="PRI : 转换序列优先权选择

比这个寄存器数值低的序列有更高的优先权" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_TDL0" Authority="RW" Address="0x40030074" Width="32" Description="触发延时寄存器0">
|
|||
|
|
<Bit Name="TRGIN2_TDL" Authority="RW" Bits="23-16" Description="TRGIN2_TDL : ADC_TRGIN2触发延时控制

触发时，使用计数器延时一段时间后，才开始ADC转换。
延时 = (TRGIN2_TDL+1) x 4 x PCLK周期" />
|
|||
|
|
<Bit Name="TRGIN1_TDL" Authority="RW" Bits="15-8" Description="TRGIN1_TDL : ADC_TRGIN1触发延时控制

触发时，使用计数器延时一段时间后，才开始ADC转换。
延时 = (TRGIN1_TDL+1) x 4 x PCLK周期" />
|
|||
|
|
<Bit Name="TRGIN0_TDL" Authority="RW" Bits="7-0" Description="TRGIN0_TDL : ADC_TRGIN0触发延时控制

触发时，使用计数器延时一段时间后，才开始ADC转换。
延时 = (TRGIN0_TDL+1) x 4 x PCLK周期" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_TDL1" Authority="RW" Address="0x40030078" Width="32" Description="触发延时寄存器1">
|
|||
|
|
<Bit Name="TRGIN5_TDL" Authority="RW" Bits="23-16" Description="TRGIN5_TDL : ADC_TRGIN5触发延时控制

触发时，使用计数器延时一段时间后，才开始ADC转换。
延时 = (TRGIN5_TDL+1) x 4 x PCLK周期" />
|
|||
|
|
<Bit Name="TRGIN4_TDL" Authority="RW" Bits="15-8" Description="TRGIN4_TDL : ADC_TRGIN4触发延时控制

触发时，使用计数器延时一段时间后，才开始ADC转换。
延时 = (TRGIN4_TDL+1) x 4 x PCLK周期" />
|
|||
|
|
<Bit Name="TRGIN3_TDL" Authority="RW" Bits="7-0" Description="TRGIN3_TDL : ADC_TRGIN3触发延时控制

触发时，使用计数器延时一段时间后，才开始ADC转换。
延时 = (TRGIN3_TDL+1) x 4 x PCLK周期" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_SYNCR" Authority="RW" Address="0x4003007c" Width="32" Description="触发同步控制寄存器">
|
|||
|
|
<Bit Name="REARMx(x=0~5)" Authority="RW" Bits="21-16" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="OSTMDx(x=0~5)" Authority="RW" Bits="13-8" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="SYNCENx(x=0~5)" Authority="RW" Bits="5-0" Description="外部同步触发使能控制。
0：禁止当前触发输入通道
1：使能当前触发输入通道
SYNCINx： ETCB模块中配置的触发源" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_EVTRG" Authority="RW" Address="0x40030088" Width="32" Description="事件触发选择寄存器">
|
|||
|
|
<Bit Name="TRG1OE" Authority="RW" Bits="21" Description="触发输出端口ADC_ TRGOUT1使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG0OE" Authority="RW" Bits="20" Description="触发输出端口ADC_TRGOUT0使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG1SEL" Authority="RW" Bits="12-8" Description="TRGEV0，TRGEV1事件的触发源选择。
00000：无触发输出
00001：EOC事件
00010：READY事件
00011：OVR事件
00100：CMP0H事件
00101：CMP0L事件
00110：CMP1H事件
00111：CMP1L事件
01000：SEQ_END[0]事件
01001：SEQ_END[1]事件
01010：SEQ_END[2]事件
01011：SEQ_END[3]事件
01100：SEQ_END[4]事件
01101：SEQ_END[5]事件
01110：SEQ_END[6]事件
01111：SEQ_END[7]事件
10000：SEQ_END[8]事件
10001：SEQ_END[9]事件
10010：SEQ_END[10]事件
10011：SEQ_END[11]事件
10100：SEQ_END[12]事件
10101：SEQ_END[13]事件
10110：SEQ_END[14]事件
10111：SEQ_END[15]事件" />
|
|||
|
|
<Bit Name="TRG0SEL" Authority="RW" Bits="4-0" Description="TRGEV0，TRGEV1事件的触发源选择。
00000：无触发输出
00001：EOC事件
00010：READY事件
00011：OVR事件
00100：CMP0H事件
00101：CMP0L事件
00110：CMP1H事件
00111：CMP1L事件
01000：SEQ_END[0]事件
01001：SEQ_END[1]事件
01010：SEQ_END[2]事件
01011：SEQ_END[3]事件
01100：SEQ_END[4]事件
01101：SEQ_END[5]事件
01110：SEQ_END[6]事件
01111：SEQ_END[7]事件
10000：SEQ_END[8]事件
10001：SEQ_END[9]事件
10010：SEQ_END[10]事件
10011：SEQ_END[11]事件
10100：SEQ_END[12]事件
10101：SEQ_END[13]事件
10110：SEQ_END[14]事件
10111：SEQ_END[15]事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR0" Authority="RW" Address="0x40030100" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR1" Authority="RW" Address="0x40030104" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR2" Authority="RW" Address="0x40030108" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR3" Authority="RW" Address="0x4003010c" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR4" Authority="RW" Address="0x40030110" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR5" Authority="RW" Address="0x40030114" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR6" Authority="RW" Address="0x40030118" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR7" Authority="RW" Address="0x4003011c" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR8" Authority="RW" Address="0x40030120" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR9" Authority="RW" Address="0x40030124" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR10" Authority="RW" Address="0x40030128" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR11" Authority="RW" Address="0x4003012c" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR12" Authority="RW" Address="0x40030130" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR13" Authority="RW" Address="0x40030134" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR14" Authority="RW" Address="0x40030138" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DR15" Authority="RW" Address="0x4003013c" Width="32" Description="转换结果寄存器x (x=0~15)">
|
|||
|
|
<Bit Name="DATA" Authority="RO" Bits="20-0" Description="DATA[20:0] : 转换结果
模数转换的结果在转换结束后，锁存在该寄存器，直到下一个转换完成前一直有效可供读取。
当该寄存器被读取后，ADC_SR的EOC位会被自动清零。
注意： 该寄存器的有效位数跟ADC_SEQx的AVG_SEL位有关，选择的平均次数小于转换次数时，该寄存器的位数会多于12位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_CMP0" Authority="RW" Address="0x40030140" Width="32" Description="比较数据0寄存器">
|
|||
|
|
<Bit Name="CMP0" Authority="RW" Bits="20-0" Description="CMP0[20:0] : 比较阈值
模数转换结束后，转换结果会和这个寄存器的值进行比较，根据比较的结果触发相应的中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_CMP1" Authority="RW" Address="0x40030144" Width="32" Description="比较数据1寄存器">
|
|||
|
|
<Bit Name="CMP1" Authority="RW" Bits="20-0" Description="CMP1[20:0] : 比较阈值
模数转换结束后，转换结果会和这个寄存器的值进行比较，根据比较的结果触发相应的中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ADC_DRMASK" Authority="RW" Address="0x40030148" Width="32" Description="禁止转换结果更新寄存器">
|
|||
|
|
<Bit Name="DRMASK" Authority="RW" Bits="15-0" Description="DRMASK : 禁止转换结果更新
如果该位为1 (MASK)，那么对应的ADC_DRx寄存器的转换结果则不会被更新，而是保持MASK之前的值。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="COUNTER A">
|
|||
|
|
<Register Name="CADATAH" Authority="RW" Address="0x40050000" Width="32" Description="计数器A DATAH寄存器">
|
|||
|
|
<Bit Name="CADATAH" Authority="RW" Bits="15-0" Description="DATAH控制计数器A输出的高电平宽度" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CADATAL" Authority="RW" Address="0x40050004" Width="32" Description="计数器A DATAL寄存器">
|
|||
|
|
<Bit Name="CADATAL" Authority="RW" Bits="15-0" Description="DATAL控制计数器A输出的低电平宽度" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CACON" Authority="RW" Address="0x40050008" Width="32" Description="计数器A控制寄存器">
|
|||
|
|
<Bit Name="CARRIERON" Authority="RW" Bits="25" Description="载波信号控制位

0: 关闭载波
1: 打开载波" />
|
|||
|
|
<Bit Name="ENVELOPE" Authority="RW" Bits="24" Description="REM输出信号选择位

0: 选择载波信号为输出
1: 选择包络信号为输出" />
|
|||
|
|
<Bit Name="REM_STAT" Authority="RW" Bits="23" Description="当关闭载波时REM的输出状态

0: 低
1: 高" />
|
|||
|
|
<Bit Name="BTPEND_REM_CON" Authority="RW" Bits="22-21" Description="当BT周期结束中断发生时，硬件触发控制载波的打开和关闭

00/11: 禁止CARRIERON的硬件自动触发
01: BT周期结束中断发生时，CARRIERON位会被硬件自动清零
10: BT周期结束中断发生时，CARRIERON位会被硬件自动置位" />
|
|||
|
|
<Bit Name="BTMATCH_REM_CON" Authority="RW" Bits="20-19" Description="当BT脉冲匹配中断发生时，硬件触发控制载波的打开和关闭

00/11: 禁止CARRIERON的硬件自动触发
01: BT脉冲匹配中断发生时，CARRIERON位会被硬件自动清零
10: BT脉冲匹配中断发生时，CARRIERON位会被硬件自动置位" />
|
|||
|
|
<Bit Name="HW_STROBE_DATA" Authority="RW" Bits="18-17" Description="使能计数值寄存器的硬件自动更新功能
X1: 当BT脉冲匹配中断发生时，计数值会自动载入计数器
1X: 当BT周期结束中断发生时，计数值会自动载入计数器" />
|
|||
|
|
<Bit Name="SW_STROBE_DATA" Authority="RW" Bits="16" Description="使能计数值寄存器软件更新

当该位置位时，CADATAH和CADATAL的值会更新到计数器中" />
|
|||
|
|
<Bit Name="CA_CLK" Authority="RW" Bits="5-4" Description="输入时钟频率选择位

00: PCLK
01: PCLK/2
10: PCLK/4
11: PCLK/8" />
|
|||
|
|
<Bit Name="STOP" Authority="RW" Bits="3" Description="停止位

计数器A在工作时，该位为0。需要停止计数器A，则需将该位写1。" />
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="2" Description="启动位。

写1会启动计数器A。
计数器A开始计数后，该位会被自动清零。" />
|
|||
|
|
<Bit Name="MODE" Authority="RW" Bits="1" Description="模式选择位

0: 单次(One Shot)模式
1: 重复模式" />
|
|||
|
|
<Bit Name="OSP" Authority="RW" Bits="0" Description="载波输出波形的初始极性选择

0: 低
1: 高" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CAINTMASK" Authority="RW" Address="0x4005000c" Width="32" Description="计数器A中断控制寄存器">
|
|||
|
|
<Bit Name="PLEND_INT" Authority="RW" Bits="1" Description="低电平结束中断的使能/禁止" />
|
|||
|
|
<Bit Name="PHEND_INT" Authority="RW" Bits="0" Description="高电平结束中断的使能/禁止" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="BT0">
|
|||
|
|
<Register Name="BT_RSSR" Authority="RW" Address="0x40051000" Width="32" Description="Reset/Start Control Register">
|
|||
|
|
<Bit Name="SRR" Authority="RW" Bits="15-12" Description="软件复位控制位。
当对当前控制位写入‘0x5’时，BT模块会被复位。复位后，所有寄存器都恢复为RESET状态。" />
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="0" Description="计数器启动控制。
0h：写入’0’时，停止计数器。
1h：写入’1’时，启动计数器。

读取时，返回当前计数器的工作状态。
0h：计数器处于IDLE状态。
1h：计数器处于工作状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_CR" Authority="RW" Address="0x40051004" Width="32" Description="General Control Register">
|
|||
|
|
<Bit Name="CNTRLD" Authority="RW" Bits="16" Description="硬件自动重载CNT值控制位。
0：当CNT计数值等于PRDR时，CNT自动清零，重新开始计数。
1：不进行CNT重载，计数器一直计数直到溢出后重新开始计数。" />
|
|||
|
|
<Bit Name="SYNCMD" Authority="RW" Bits="15" Description="同步触发结果控制位。
0h：同步触发发生时，计数器重置并触发所有具有缓存（Shadow）的寄存器将缓存内容更新到活动寄存器中。
1h：同步触发发生时，只是计数器重置。" />
|
|||
|
|
<Bit Name="AREARM" Authority="RW" Bits="14" Description="硬件自动REARM控制位。
0：禁止硬件自动REARM
1：计数器周期结束时，自动REARM" />
|
|||
|
|
<Bit Name="REARM1" Authority="RW" Bits="13" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="REARM0" Authority="RW" Bits="12" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="OSTMD1" Authority="RW" Bits="11" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="OSTMD0" Authority="RW" Bits="10" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="SYNCEN1" Authority="RW" Bits="9" Description="外部同步触发输入使能控制。
0h：禁止外部触发
1h：使能外部触发" />
|
|||
|
|
<Bit Name="SYNCEN0" Authority="RW" Bits="8" Description="外部同步触发输入使能控制。
0h：禁止外部触发
1h：使能外部触发" />
|
|||
|
|
<Bit Name="STARTST" Authority="RW" Bits="7" Description="BT开始计数时，BT_OUT状态设置。
0：低电平
1：高电平" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RW" Bits="6" Description="BT停止计数时，BT_OUT状态设置。
0：低电平
1：高电平" />
|
|||
|
|
<Bit Name="EXTCKM" Authority="RW" Bits="5" Description="计数器时钟源选择。
0h：计数器基于PCLK的分频计数
1h：由同步触发端口触发计数" />
|
|||
|
|
<Bit Name="OPM" Authority="RW" Bits="4" Description="计数器单次触发工作模式选择。
0h：连续计数工作模式
1h：单次触发工作模式" />
|
|||
|
|
<Bit Name="SHDWSTP" Authority="RW" Bits="3" Description="START控制位的Shadow功能使能控制。START置位不受此位控制，清除时受此位控制。当选择Shadow模式时，START控制位在周期结束时清除。
0h：Shadow模式
1h：Immediate模式" />
|
|||
|
|
<Bit Name="UPDATE" Authority="RW" Bits="2" Description="PRDR和PSCR软件强制更新。当对UPDATE写入‘1’时，PRDR和PSCR的Shadow寄存器内容将被载入到活动寄存器中。
0h: 无效. 
1h: 触发更新" />
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="1" Description="调试使能控制。调试使能时，在CPU被调试器挂起时，时基计数器的计数时钟同时也被挂起。
0h：调试禁止
1h：调试使能" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="时基计数器的时钟使能控制。
0h：计数器计数时钟禁止。
1h：计数器计数时钟使能。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_PSCR" Authority="RW" Address="0x40051008" Width="32" Description="Counter Clock Prescaler Register">
|
|||
|
|
<Bit Name="PSCR" Authority="RW" Bits="15-0" Description="时基控制周期寄存器。
BT的计数器时钟频率为PCLK/(PSCR+1)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_PRDR" Authority="RW" Address="0x4005100c" Width="32" Description="Period Register">
|
|||
|
|
<Bit Name="CMPLINK" Authority="RW" Bits="31" Description="CMP寄存器同步写入控制。
当对PRDR进行更新时，若该控制位同时写入’1’时，则CMP寄存器同时被更新成和PRDR一样的值。" />
|
|||
|
|
<Bit Name="PRDR" Authority="RW" Bits="15-0" Description="时基控制周期寄存器。
当计数器计数值等于PRDR的设置值时，下一个计数周期计数器将从零开始计数。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_CMP" Authority="RW" Address="0x40051010" Width="32" Description="Compare Data">
|
|||
|
|
<Bit Name="CMP" Authority="RW" Bits="15-0" Description="比较值寄存器。
当CNT值等于CMP时，下个计数周期开始BT输出将翻转。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_CNT" Authority="RW" Address="0x40051014" Width="32" Description="Counter Register">
|
|||
|
|
<Bit Name="CNT" Authority="RW" Bits="15-0" Description="当前计数器计数值寄存器。
对CNT读取时，返回当前计数器值。对CNT写入时，将直接更新CNT的计数值。CNT计数器没有Shadow寄存器，CPU的写入将直接影响当前计数器值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_EVTRG" Authority="RW" Address="0x40051018" Width="32" Description="Event Generation Control Register">
|
|||
|
|
<Bit Name="TRGOE" Authority="RW" Bits="20" Description="外部触发端口TRGOUT输出使能。
0h：禁止触发输出到ETCB。
1h：允许触发输出到ETCB。" />
|
|||
|
|
<Bit Name="TRGSEL" Authority="RW" Bits="3-0" Description="TRGEV事件的触发源选择控制位。
0h：禁止TRGOUT的触发。
1h：指定PEND事件用于产生TRGEV事件。
2h：指定CMP事件用于产生TRGEV事件。
3h：指定OVF事件用于产生TRGEV事件。
其他：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_EVSWF" Authority="RW" Address="0x40051024" Width="32" Description="Event Counter Software Trigger Register">
|
|||
|
|
<Bit Name="EVSWF" Authority="RW" Bits="0" Description="软件产生一次TRGEV事件。
0h：写入’0’无效。
1h：软件产生一次TRGEV事件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_RISR" Authority="RW" Address="0x40051028" Width="32" Description="Raw Interrupt Status Register">
|
|||
|
|
<Bit Name="TRGEV" Authority="RO" Bits="3" Description="事件触发中断请求原始标志状态。" />
|
|||
|
|
<Bit Name="OVF" Authority="RO" Bits="2" Description="OVF中断请求原始标志状态。" />
|
|||
|
|
<Bit Name="CMP" Authority="RO" Bits="1" Description="CMP Match中断请求原始标志状态。" />
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="0" Description="PEND周期结束中断请求原始标志状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_IMCR" Authority="RW" Address="0x4005102c" Width="32" Description="Interrupt Masking Control Register">
|
|||
|
|
<Bit Name="EVTRG" Authority="RW" Bits="3" Description="事件触发中断中断使能控制位。" />
|
|||
|
|
<Bit Name="OVF" Authority="RW" Bits="2" Description="OVF中断使能控制位。" />
|
|||
|
|
<Bit Name="CMP" Authority="RW" Bits="1" Description="CMP Match中断使能控制位" />
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="0" Description="PEND中断使能控制位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_MISR" Authority="RW" Address="0x40051030" Width="32" Description="Masked Interrupt Status Register">
|
|||
|
|
<Bit Name="EVTRG" Authority="RO" Bits="3" Description="事件触发中断请求标志状态。" />
|
|||
|
|
<Bit Name="OVF" Authority="RO" Bits="2" Description="OVF中断请求标志状态。" />
|
|||
|
|
<Bit Name="CMP" Authority="RO" Bits="1" Description="CMP Match中断请求标志状态。" />
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="0" Description="PEND周期结束中断请求标志状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_ICR" Authority="RW" Address="0x40051034" Width="32" Description="Interrupt Clear Register">
|
|||
|
|
<Bit Name="EVTRG" Authority="RW" Bits="3" Description="清除事件触发中断原始中断状态位。" />
|
|||
|
|
<Bit Name="OVF" Authority="RW" Bits="2" Description="清除OVF原始中断状态位。" />
|
|||
|
|
<Bit Name="CMP" Authority="RW" Bits="1" Description="清除CMP Match原始中断状态位。" />
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="0" Description="清除PEND原始中断状态位。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="BT1">
|
|||
|
|
<Register Name="BT_RSSR" Authority="RW" Address="0x40052000" Width="32" Description="Reset/Start Control Register">
|
|||
|
|
<Bit Name="SRR" Authority="RW" Bits="15-12" Description="软件复位控制位。
当对当前控制位写入‘0x5’时，BT模块会被复位。复位后，所有寄存器都恢复为RESET状态。" />
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="0" Description="计数器启动控制。
0h：写入’0’时，停止计数器。
1h：写入’1’时，启动计数器。

读取时，返回当前计数器的工作状态。
0h：计数器处于IDLE状态。
1h：计数器处于工作状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_CR" Authority="RW" Address="0x40052004" Width="32" Description="General Control Register">
|
|||
|
|
<Bit Name="CNTRLD" Authority="RW" Bits="16" Description="硬件自动重载CNT值控制位。
0：当CNT计数值等于PRDR时，CNT自动清零，重新开始计数。
1：不进行CNT重载，计数器一直计数直到溢出后重新开始计数。" />
|
|||
|
|
<Bit Name="SYNCMD" Authority="RW" Bits="15" Description="同步触发结果控制位。
0h：同步触发发生时，计数器重置并触发所有具有缓存（Shadow）的寄存器将缓存内容更新到活动寄存器中。
1h：同步触发发生时，只是计数器重置。" />
|
|||
|
|
<Bit Name="AREARM" Authority="RW" Bits="14" Description="硬件自动REARM控制位。
0：禁止硬件自动REARM
1：计数器周期结束时，自动REARM" />
|
|||
|
|
<Bit Name="REARM1" Authority="RW" Bits="13" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="REARM0" Authority="RW" Bits="12" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="OSTMD1" Authority="RW" Bits="11" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="OSTMD0" Authority="RW" Bits="10" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="SYNCEN1" Authority="RW" Bits="9" Description="外部同步触发输入使能控制。
0h：禁止外部触发
1h：使能外部触发" />
|
|||
|
|
<Bit Name="SYNCEN0" Authority="RW" Bits="8" Description="外部同步触发输入使能控制。
0h：禁止外部触发
1h：使能外部触发" />
|
|||
|
|
<Bit Name="STARTST" Authority="RW" Bits="7" Description="BT开始计数时，BT_OUT状态设置。
0：低电平
1：高电平" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RW" Bits="6" Description="BT停止计数时，BT_OUT状态设置。
0：低电平
1：高电平" />
|
|||
|
|
<Bit Name="EXTCKM" Authority="RW" Bits="5" Description="计数器时钟源选择。
0h：计数器基于PCLK的分频计数
1h：由同步触发端口触发计数" />
|
|||
|
|
<Bit Name="OPM" Authority="RW" Bits="4" Description="计数器单次触发工作模式选择。
0h：连续计数工作模式
1h：单次触发工作模式" />
|
|||
|
|
<Bit Name="SHDWSTP" Authority="RW" Bits="3" Description="START控制位的Shadow功能使能控制。START置位不受此位控制，清除时受此位控制。当选择Shadow模式时，START控制位在周期结束时清除。
0h：Shadow模式
1h：Immediate模式" />
|
|||
|
|
<Bit Name="UPDATE" Authority="RW" Bits="2" Description="PRDR和PSCR软件强制更新。当对UPDATE写入‘1’时，PRDR和PSCR的Shadow寄存器内容将被载入到活动寄存器中。
0h: 无效. 
1h: 触发更新" />
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="1" Description="调试使能控制。调试使能时，在CPU被调试器挂起时，时基计数器的计数时钟同时也被挂起。
0h：调试禁止
1h：调试使能" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="时基计数器的时钟使能控制。
0h：计数器计数时钟禁止。
1h：计数器计数时钟使能。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_PSCR" Authority="RW" Address="0x40052008" Width="32" Description="Counter Clock Prescaler Register">
|
|||
|
|
<Bit Name="PSCR" Authority="RW" Bits="15-0" Description="时基控制周期寄存器。
BT的计数器时钟频率为PCLK/(PSCR+1)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_PRDR" Authority="RW" Address="0x4005200c" Width="32" Description="Period Register">
|
|||
|
|
<Bit Name="CMPLINK" Authority="RW" Bits="31" Description="CMP寄存器同步写入控制。
当对PRDR进行更新时，若该控制位同时写入’1’时，则CMP寄存器同时被更新成和PRDR一样的值。" />
|
|||
|
|
<Bit Name="PRDR" Authority="RW" Bits="15-0" Description="时基控制周期寄存器。
当计数器计数值等于PRDR的设置值时，下一个计数周期计数器将从零开始计数。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_CMP" Authority="RW" Address="0x40052010" Width="32" Description="Compare Data">
|
|||
|
|
<Bit Name="CMP" Authority="RW" Bits="15-0" Description="比较值寄存器。
当CNT值等于CMP时，下个计数周期开始BT输出将翻转。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_CNT" Authority="RW" Address="0x40052014" Width="32" Description="Counter Register">
|
|||
|
|
<Bit Name="CNT" Authority="RW" Bits="15-0" Description="当前计数器计数值寄存器。
对CNT读取时，返回当前计数器值。对CNT写入时，将直接更新CNT的计数值。CNT计数器没有Shadow寄存器，CPU的写入将直接影响当前计数器值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_EVTRG" Authority="RW" Address="0x40052018" Width="32" Description="Event Generation Control Register">
|
|||
|
|
<Bit Name="TRGOE" Authority="RW" Bits="20" Description="外部触发端口TRGOUT输出使能。
0h：禁止触发输出到ETCB。
1h：允许触发输出到ETCB。" />
|
|||
|
|
<Bit Name="TRGSEL" Authority="RW" Bits="3-0" Description="TRGEV事件的触发源选择控制位。
0h：禁止TRGOUT的触发。
1h：指定PEND事件用于产生TRGEV事件。
2h：指定CMP事件用于产生TRGEV事件。
3h：指定OVF事件用于产生TRGEV事件。
其他：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_EVSWF" Authority="RW" Address="0x40052024" Width="32" Description="Event Counter Software Trigger Register">
|
|||
|
|
<Bit Name="EVSWF" Authority="RW" Bits="0" Description="软件产生一次TRGEV事件。
0h：写入’0’无效。
1h：软件产生一次TRGEV事件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_RISR" Authority="RW" Address="0x40052028" Width="32" Description="Raw Interrupt Status Register">
|
|||
|
|
<Bit Name="TRGEV" Authority="RO" Bits="3" Description="事件触发中断请求原始标志状态。" />
|
|||
|
|
<Bit Name="OVF" Authority="RO" Bits="2" Description="OVF中断请求原始标志状态。" />
|
|||
|
|
<Bit Name="CMP" Authority="RO" Bits="1" Description="CMP Match中断请求原始标志状态。" />
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="0" Description="PEND周期结束中断请求原始标志状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_IMCR" Authority="RW" Address="0x4005202c" Width="32" Description="Interrupt Masking Control Register">
|
|||
|
|
<Bit Name="EVTRG" Authority="RW" Bits="3" Description="事件触发中断中断使能控制位。" />
|
|||
|
|
<Bit Name="OVF" Authority="RW" Bits="2" Description="OVF中断使能控制位。" />
|
|||
|
|
<Bit Name="CMP" Authority="RW" Bits="1" Description="CMP Match中断使能控制位" />
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="0" Description="PEND中断使能控制位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_MISR" Authority="RW" Address="0x40052030" Width="32" Description="Masked Interrupt Status Register">
|
|||
|
|
<Bit Name="EVTRG" Authority="RO" Bits="3" Description="事件触发中断请求标志状态。" />
|
|||
|
|
<Bit Name="OVF" Authority="RO" Bits="2" Description="OVF中断请求标志状态。" />
|
|||
|
|
<Bit Name="CMP" Authority="RO" Bits="1" Description="CMP Match中断请求标志状态。" />
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="0" Description="PEND周期结束中断请求标志状态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="BT_ICR" Authority="RW" Address="0x40052034" Width="32" Description="Interrupt Clear Register">
|
|||
|
|
<Bit Name="EVTRG" Authority="RW" Bits="3" Description="清除事件触发中断原始中断状态位。" />
|
|||
|
|
<Bit Name="OVF" Authority="RW" Bits="2" Description="清除OVF原始中断状态位。" />
|
|||
|
|
<Bit Name="CMP" Authority="RW" Bits="1" Description="清除CMP Match原始中断状态位。" />
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="0" Description="清除PEND原始中断状态位。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="GPT">
|
|||
|
|
<Register Name="GPTA_CEDR" Authority="RW" Address="0x40055000" Width="32" Description="ID & Clock Enable/Disable Register">
|
|||
|
|
<Bit Name="IDCODE" Authority="RO" Bits="31-16" Description="当前GPTA模块的版本信息。" />
|
|||
|
|
<Bit Name="FLTCKPRS" Authority="RW" Bits="15-8" Description="数字滤波器的时钟分频控制。
数字滤波器的时钟频率为PCLK/( FLTCKPRS+1)" />
|
|||
|
|
<Bit Name="SHDWSTP" Authority="RW" Bits="6" Description="START控制位的Shadow功能使能控制。START置位不受此位控制，清除时受此位控制。当选择Shadow模式时，START控制位在周期结束时清除。
0h：Shadow模式
1h：Immediate模式" />
|
|||
|
|
<Bit Name="CSS" Authority="RW" Bits="3" Description="计数器时钟源选择位。
0h：PCLK
1h：由SYNCIN3控制
其他：保留" />
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="2-1" Description="调试使能控制。调试使能时，在CPU被调试器挂起时，时基计数器的计数时钟同时也被挂起。
0h：调试禁止
1h：调试使能，PWM输出高阻
其他：调试使能，PWM输出保持" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="时基计数器的时钟使能控制。
0h：计数器计数时钟禁止。
1h：计数器计数时钟使能。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_RSSR" Authority="RW" Address="0x40055004" Width="32" Description="RESET/START/STOP Register">
|
|||
|
|
<Bit Name="SRR" Authority="RW" Bits="15-12" Description="软件复位控制位。
当对当前控制位写入‘0x5’时，TIMER模块会被复位。复位后，所有寄存器都恢复为RESET状态。" />
|
|||
|
|
<Bit Name="CNTDIR" Authority="RO" Bits="3" Description="当前计数器计数方向状态。
0h：当前计数器方向为递减
1h：当前计数器方向为递增" />
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="0" Description="计数器启动控制位。
0h：当写‘0’时，停止计数器
1h：当写‘1’时，启动计数器
当对START位进行读取时，返回当前计数器工作状态
0h：计数器处于IDLE状态
1h：计数器正在工作

当GPTA_CR[SWSYNEN]控制位为低时，START控制位用于控制GPTA的启动，当GPTA启动后，再次写入START将被忽略；
当GPTA_CR[SWSYNEN]控制位为高时，START控制位用于软件触发同步事件，每次对START的写入，会产生一次外部Sync事件（等同于SYNCR中的SYNCIN0触发）。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_PSCR" Authority="RW" Address="0x40055008" Width="32" Description="Counter Clock Prescaler Register">
|
|||
|
|
<Bit Name="PSC" Authority="RW" Bits="15-0" Description="时钟分频控制。
TCLK作为时基模块的计时时钟和工作时钟。TCLK的时钟从PCLK分频得到。TCLK的频率：FTCLK = FPCLK / (PSC+1)
此寄存器具有Shadow寄存器，可通过GPTA_CR[PSCLD]设置载入的条件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_CR(WAVE=0)" Authority="RW" Address="0x4005500c" Width="32" Description="General Control Register">
|
|||
|
|
<Bit Name="LDDRST" Authority="RW" Bits="26" Description="CMPB(Active)捕捉载入后，计数器值计数状态控制位。
0h：当前捕获触发后，计数器值不进行重置
1h：当前捕获触发后，计数器值进行重置" />
|
|||
|
|
<Bit Name="LDCRST" Authority="RW" Bits="25" Description="CMPA(Active)捕捉载入后，计数器值计数状态控制位。
0h：当前捕获触发后，计数器值不进行重置
1h：当前捕获触发后，计数器值进行重置" />
|
|||
|
|
<Bit Name="LDBRST" Authority="RW" Bits="24" Description="CMPB(Shadow)捕捉载入后，计数器值计数状态控制位。
0h：当前捕获触发后，计数器值不进行重置
1h：当前捕获触发后，计数器值进行重置" />
|
|||
|
|
<Bit Name="LDARST" Authority="RW" Bits="23" Description="CMPA(Shadow)捕捉载入后，计数器值计数状态控制位。
0h：当前捕获触发后，计数器值不进行重置
1h：当前捕获触发后，计数器值进行重置" />
|
|||
|
|
<Bit Name="STOP_WRAP" Authority="RW" Bits="22-21" Description="Capture模式下，捕获事件计数器周期设置值。（GPTA最大可设为2）" />
|
|||
|
|
<Bit Name="CAPMD" Authority="RW" Bits="20" Description="捕捉模式设置。
0h：连续捕捉模式
1h：一次性捕捉模式" />
|
|||
|
|
<Bit Name="REARM" Authority="RW" Bits="19" Description="重置CAPTURE控制。
0h：无效
1h：重置捕捉
重置时，捕捉事件计数器被清零，自动打开CAPLDEN" />
|
|||
|
|
<Bit Name="WAVE" Authority="RW" Bits="18" Description="GPTA工作模式选择。
0h：捕捉模式
1h：波形发生模式" />
|
|||
|
|
<Bit Name="PSCLD" Authority="RW" Bits="17-16" Description="PSCR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
01b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
10b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中
11b：不进行载入" />
|
|||
|
|
<Bit Name="CGFLT" Authority="RW" Bits="15-13" Description="门控输入数字滤波控制。此控制定义了滤波器监测的步数，只有连续N次监测结果一致时，滤波器才输出有效的电平翻转。滤波器的采样时钟频率通过CEDR[FLTCKPRS] 控制位定义。
000b：Bypass
001b：N = 2
010b：N = 3
011b：N = 4
100b：N = 6
101b：N = 8
110b：N = 16
111b：N = 32" />
|
|||
|
|
<Bit Name="CGSRC" Authority="RW" Bits="12-11" Description="群脉冲模式下，时钟门控的输入源选择。
0h：GPTA_CHA作为CG的输入源
1h：GPTA_CHB作为CG的输入源
其他：保留" />
|
|||
|
|
<Bit Name="FLTIPSCLD" Authority="RW" Bits="10" Description="数字滤波器初始化控制。对该控制写’1’可以初始化数字滤波器计数器.
0h：无效
1h：执行初始化" />
|
|||
|
|
<Bit Name="BURST" Authority="RW" Bits="9" Description="群脉冲模式。
0h：禁止群脉冲模式
1h：使能群脉冲模式" />
|
|||
|
|
<Bit Name="CAPLDEN" Authority="RW" Bits="8" Description="CMPA和CMPB在捕捉事件触发时，载入使能控制。
0h：禁止对CMP寄存器的捕获载入
1h：使能对CMP寄存器的捕获载入
此控制位在禁止对CMP寄存器载入时，并不影响捕捉事件SYNCIN2的触发。" />
|
|||
|
|
<Bit Name="PRDLD" Authority="RW" Bits="5-4" Description="PRDR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：PRDR活动寄存器更新发生在周期结束(PEND)
01b：PRDR活动寄存器更新发生在SYNCIN1被触发时
10b：PRDR活动寄存器更新发生在计数器值等于零或SYNCIN1触发时
11b：立即更新，所有对PRDR操作直接作用于活动寄存器 [1]" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="SWSYNEN" Authority="RW" Bits="2" Description="软件使能同步触发使能控制（RSSR中START控制位）。
0h：设置SW START控制只用于启动。
1h：设置SW START控制用于启动和以产生一次SYNCIN0事件，以外部触发的方式重新启动。" />
|
|||
|
|
<Bit Name="CNTMD" Authority="RW" Bits="1-0" Description="计数模式设置。
计数模式一般只设置一次，并且在计数过程中不做改变。如果计数模式被改变，变化将发生在下一个TCLK的边沿，并且基于上一个计数器值进行递增或者递减。
00b：递增模式
01b：递减模式
10b：递增递减模式
11b：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_CR(WAVE=1)" Authority="RW" Address="0x4005500c" Width="32" Description="General Control Register">
|
|||
|
|
<Bit Name="WAVE" Authority="RW" Bits="18" Description="GPTA工作模式选择。
0h：捕捉模式
1h：波形发生模式" />
|
|||
|
|
<Bit Name="PSCLD" Authority="RW" Bits="17-16" Description="PSCR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
01b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
10b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中
11b：不进行载入" />
|
|||
|
|
<Bit Name="CGFLT" Authority="RW" Bits="15-13" Description="门控输入数字滤波控制。此控制定义了滤波器监测的步数，只有连续N次监测结果一致时，滤波器才输出有效的电平翻转。滤波器的采样时钟频率通过CEDR[FLTCKPRS] 控制位定义。
000b：Bypass
001b：N = 2
010b：N = 3
011b：N = 4
100b：N = 6
101b：N = 8
110b：N = 16
111b：N = 32" />
|
|||
|
|
<Bit Name="CGSRC" Authority="RW" Bits="12-11" Description="群脉冲模式下，时钟门控的输入源选择。
0h：GPTA_CHA作为CG的输入源
1h：GPTA_CHB作为CG的输入源
其他：保留" />
|
|||
|
|
<Bit Name="CKS" Authority="RW" Bits="10" Description="采样时钟频率控制位。此控制位决定数字滤波器的采样时钟频率。
0h：PCLK
1h：PCLK/2" />
|
|||
|
|
<Bit Name="BURST" Authority="RW" Bits="9" Description="群脉冲模式。
0h：禁止群脉冲模式
1h：使能群脉冲模式" />
|
|||
|
|
<Bit Name="OPM" Authority="RW" Bits="6" Description="计数器单次触发工作模式选择。
0h：连续计数工作模式
1h：单次触发工作模式
其他：保留" />
|
|||
|
|
<Bit Name="PRDLD" Authority="RW" Bits="5-4" Description="PRDR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：PRDR活动寄存器更新发生在周期结束(PEND)
01b：PRDR活动寄存器更新发生在SYNCIN1被触发时
10b：PRDR活动寄存器更新发生在计数器值等于零或SYNCIN1触发时
11b：立即更新，所有对PRDR操作直接作用于活动寄存器 [1]" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RO" Bits="3" Description="波形输出被停止时，输出端口的缺省状态。
0h：高阻输出
1h：低电平输出" />
|
|||
|
|
<Bit Name="SWSYNEN" Authority="RW" Bits="2" Description="软件使能同步触发使能控制（RSSR中START控制位）。
0h：设置SW START控制只用于启动。
1h：设置SW START控制用于启动和以产生一次SYNCIN0事件，以外部触发的方式重新启动。" />
|
|||
|
|
<Bit Name="CNTMD" Authority="RW" Bits="1-0" Description="计数模式设置。
计数模式一般只设置一次，并且在计数过程中不做改变。如果计数模式被改变，变化将发生在下一个TCLK的边沿，并且基于上一个计数器值进行递增或者递减。
00b：递增模式
01b：递减模式
10b：递增递减模式
11b：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_SYNCR" Authority="RW" Address="0x40055010" Width="32" Description="Synchronization Control Register">
|
|||
|
|
<Bit Name="AREARM" Authority="RW" Bits="31-30" Description="硬件自动REARM控制位。
0：禁止硬件自动REARM
1：CNT = ZRO时，自动REARM
2：CNT = PRD时，自动REARM
3：CNT = ZRO or CNT = PRD时，自动REARM" />
|
|||
|
|
<Bit Name="TRGO1SEL" Authority="RW" Bits="29-27" Description="输入触发通道直通作为TRGSRC1的ExtSync条件的选择。只有当EVTRG寄存器中TRGSRC1控制位选择为ExtSync条件时有效。
0h：选择SYNCIN0作为TRGSRC1的ExtSync触发
1h：选择SYNCIN1作为TRGSRC1的ExtSync触发
2h：选择SYNCIN2作为TRGSRC1的ExtSync触发
3h：选择SYNCIN3作为TRGSRC1的ExtSync触发
4h：选择SYNCIN4作为TRGSRC1的ExtSync触发
5h：选择SYNCIN5作为TRGSRC1的ExtSync触发
其他：保留" />
|
|||
|
|
<Bit Name="TRGO0SEL" Authority="RW" Bits="26-24" Description="输入触发通道直通作为TRGSRC0的ExtSync条件的选择。只有当EVTRG寄存器中TRGSRC0控制位选择为ExtSync条件时有效。
0h：选择SYNCIN0作为TRGSRC0的ExtSync触发
1h：选择SYNCIN1作为TRGSRC0的ExtSync触发
2h：选择SYNCIN2作为TRGSRC0的ExtSync触发
3h：选择SYNCIN3作为TRGSRC0的ExtSync触发
4h：选择SYNCIN4作为TRGSRC0的ExtSync触发
5h：选择SYNCIN5作为TRGSRC0的ExtSync触发
其他：保留" />
|
|||
|
|
<Bit Name="TXREARM0" Authority="RW" Bits="23-22" Description="Tx信号触发SYNCIN0的REARM
0：禁止硬件自动REARM
1：T1发生触发，自动REARM SYNCIN0通道
2：T2发生触发，自动REARM SYNCIN0通道
3：T1或者T2发生触发，自动REARM SYNCIN0通道" />
|
|||
|
|
<Bit Name="REARM5" Authority="RW" Bits="21" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="REARM4" Authority="RW" Bits="20" Description="" />
|
|||
|
|
<Bit Name="REARM3" Authority="RW" Bits="19" Description="" />
|
|||
|
|
<Bit Name="REARM2" Authority="RW" Bits="18" Description="" />
|
|||
|
|
<Bit Name="REARM1" Authority="RW" Bits="17" Description="" />
|
|||
|
|
<Bit Name="REARM0" Authority="RW" Bits="16" Description="" />
|
|||
|
|
<Bit Name="OSTMD5" Authority="RW" Bits="13" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="OSTMD4" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="OSTMD3" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="OSTMD2" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="OSTMD1" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="OSTMD0" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="SYNCEN5" Authority="RW" Bits="5" Description="外部同步触发使能控制。
0：禁止当前触发输入通道
1：使能当前触发输入通道
SYNCIN0：外部Sync事件
SYNCIN1：Load触发
SYNCIN2：Capture触发事件
SYNCIN3：CNT增减一拍触发事件
SYNCIN4：外部COS事件（用于PWM波形输出控制）
SYNCIN5：外部COS事件（用于PWM波形输出控制）" />
|
|||
|
|
<Bit Name="SYNCEN4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="SYNCEN3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="SYNCEN2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="SYNCEN1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="SYNCEN0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_GLDCR" Authority="RW" Address="0x40055014" Width="32" Description="Global Load Control Register">
|
|||
|
|
<Bit Name="GLDCNT" Authority="RW" Bits="12-10" Description="全局载入事件计数器。
计数器值表示当前已发生多少次事件触发。" />
|
|||
|
|
<Bit Name="GLDPRD" Authority="RW" Bits="9-7" Description="全局载入触发周期选择。
可以选择N次触发条件满足后，才进行一次全局载入。
000b：Disable Counter（立即触发）
001b：第2次条件满足时触发
010b：第3次条件满足时触发
011b：第4次条件满足时触发
100b：第5次条件满足时触发
101b：第6次条件满足时触发
110b：第7次条件满足时触发
111b：第8次条件满足时触发" />
|
|||
|
|
<Bit Name="OSTMD" Authority="RW" Bits="5" Description="One Shot 载入模式使能控制位
0h：禁止One Shot模式，只要条件满足，Active寄存器都会从Shadow寄存器载入
1h：使能One Shot模式，只有在GLDCR2[OSREARM]写入‘1’后，才会进行一次载入。一旦载入被触发，需要再次对GLDCR2[OSREARM]写入‘1’，才能允许下一次载入触发。" />
|
|||
|
|
<Bit Name="GLDMD" Authority="RW" Bits="4-1" Description="全局载入触发事件选择。
0h：CNT = ZRO
1h：CNT = PRD
2h：CNT = ZRO or CNT = PRD
3h：CNT = ZRO or 外部LOAD触发或SYNC触发
4h：CNT = PRD or 外部LOAD触发或SYNC触发
5h：CNT = ZRO or CNT = PRD or 外部LOAD触发或SYNC触发
Others：Reserved
Fh：在GLDCR2[GFRCLD]写入‘1’时 [1]" />
|
|||
|
|
<Bit Name="GLDEN" Authority="RW" Bits="0" Description="全局的Shadow到Active寄存器载入控制。
0：使用独立的单个配置（在各个寄存器中LDMD控制位分别指派的载入控制）
1：使用GLDMD中的设置，其他设置被屏蔽" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_GLDCFG" Authority="RW" Address="0x40055018" Width="32" Description="Global Load Configuration Register">
|
|||
|
|
<Bit Name="AQCSF" Authority="RW" Bits="12" Description="AQCSF寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="AQCRB" Authority="RW" Bits="9" Description="AQCRB寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="AQCRA" Authority="RW" Bits="8" Description="AQCRA寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="CMPB" Authority="RW" Bits="2" Description="CMPB寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="CMPA" Authority="RW" Bits="1" Description="CMPA寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="PRDR" Authority="RW" Bits="0" Description="PRDR寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_GLDCR2" Authority="RW" Address="0x4005501c" Width="32" Description="Global Load Control Register2">
|
|||
|
|
<Bit Name="GFRCLD" Authority="RW" Bits="1" Description="软件产生一次GLD触发。
0：写入‘0’无效，读取时总是返回‘0’
1：软件产生一次GLD触发事件" />
|
|||
|
|
<Bit Name="OSREARM" Authority="RW" Bits="0" Description="重置ONE SHOT模式
0：写入‘0’无效，读取时总是返回‘0’
1：重置ONE SHOT模式。ONE SHOT模式下，一次触发后，需要重置模式才允许再次触发" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_PRDR" Authority="RW" Address="0x40055024" Width="32" Description="Period Register">
|
|||
|
|
<Bit Name="PRDR" Authority="RW" Bits="15-0" Description="时基控制周期寄存器。
此控制位决定了PWM输出波形的周期值。通过设置GPTA_CR[PRDLD]可以选择Shadow到Active载入的触发条件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_CMPA" Authority="RW" Address="0x4005502c" Width="32" Description="Compare A Register">
|
|||
|
|
<Bit Name="OVWRT" Authority="RO" Bits="31" Description="Over Write Flag 标志位。
表示当前Capture值是否被Over Written。当连续两次针对于当前寄存器的捕获事件发生，而两次捕获之间未对当前寄存器进行过读取操作，则Over Written标志被置位。读取当前寄存器会自动清除Over Written标志。
此标志位只有在Capture模式下有效。" />
|
|||
|
|
<Bit Name="CMPA" Authority="RW" Bits="15-0" Description="比较值A寄存器。
此寄存器有Shadow寄存器，Shadow模式可以通过CMPLDR[SHDWCMPA]进行设置。在Shadow模式下，可以通过CMPLDR[LDAMD]选择Shadow到Active载入的触发条件。在写入前，可以通过SHDWAFULL控制位检测当前寄存器状态。

当工作于Capture模式下，此寄存器对应CAPLD0事件触发的捕获值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_CMPB" Authority="RW" Address="0x40055030" Width="32" Description="Compare B Register">
|
|||
|
|
<Bit Name="OVWRT" Authority="RO" Bits="31" Description="Over Write Flag 标志位。
表示当前Capture值是否被Over Written。当连续两次针对于当前寄存器的捕获事件发生，而两次捕获之间未对当前寄存器进行过读取操作，则Over Written标志被置位。读取当前寄存器会自动清除Over Written标志。
此标志位只有在Capture模式下有效。" />
|
|||
|
|
<Bit Name="CMPB" Authority="RW" Bits="15-0" Description="比较值B寄存器。
此寄存器有Shadow寄存器，Shadow模式可以通过CMPLDR[SHDWCMPB]进行设置。在Shadow模式下，可以通过CMPLDR[LDBMD]选择Shadow到Active载入的触发条件。在写入前，可以通过SHDWBFULL控制位检测当前寄存器状态。

当工作于Capture模式下，此寄存器对应CAPLD1事件触发的捕获值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_CMPLDR" Authority="RW" Address="0x4005503c" Width="32" Description="Compare Data Load Control Register">
|
|||
|
|
<Bit Name="SHDWAFULL" Authority="RO" Bits="21-20" Description="CMPB的Shadow寄存器非空标志位。
当对CMPB进行写操作时，该标志位置位。该标志位在Shadow被载入到Active后，会自动清除。
0h：Shadow空
1h：Shadow非空，对当前CMP寄存器写入会覆盖Shadow中未被载入的值" />
|
|||
|
|
<Bit Name="LDBMD" Authority="RW" Bits="9-7" Description="Shadow模式下，Active CMPB从Shadow CMPB载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入" />
|
|||
|
|
<Bit Name="LDAMD" Authority="RW" Bits="6-4" Description="Shadow模式下，Active CMPA从Shadow CMPA载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="SHDWCMPB" Authority="RW" Bits="1" Description="CMPB的Shadow功能使能控制。
0h：Shadow模式
1h：Immediate模式 [1]" />
|
|||
|
|
<Bit Name="SHDWCMPA" Authority="RW" Bits="0" Description="CMPA的Shadow功能使能控制。
0h：Shadow模式
1h：Immediate模式 [1]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_CNT" Authority="RW" Address="0x40055040" Width="32" Description="Counter Register">
|
|||
|
|
<Bit Name="CNT" Authority="RW" Bits="15-0" Description="时基计数器寄存器。
对CNT读取时，返回当前计数器值。对CNT写入时，将直接更新CNT的计数值。CNT计数器没有Shadow寄存器，CPU的写入将直接影响当前计数器值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_AQLDR" Authority="RW" Address="0x40055044" Width="32" Description="Action Qualifier Load Control Register">
|
|||
|
|
<Bit Name="LDBMD" Authority="RW" Bits="7-5" Description="Shadow模式下，Active AQCRB从Shadow载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="LDAMD" Authority="RW" Bits="4-2" Description="Shadow模式下，Active AQCRA从Shadow载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="SHDWAQB" Authority="RW" Bits="1" Description="AQCRB寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="SHDWAQA" Authority="RW" Bits="0" Description="AQCRA寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_AQCRA" Authority="RW" Address="0x40055048" Width="32" Description="Action Qualifier Control Register A">
|
|||
|
|
<Bit Name="CBSEL" Authority="RW" Bits="23-22" Description="CB比较值数据源选择。
0h：CMPA寄存器作为CA的数据源。
1h：CMPB寄存器作为CA的数据源。
其他：保留。" />
|
|||
|
|
<Bit Name="CASEL" Authority="RW" Bits="21-20" Description="CA比较值的数据源选择。
0h：CMPA寄存器作为CA的数据源。
1h：CMPB寄存器作为CA的数据源。
其他：保留。" />
|
|||
|
|
<Bit Name="T2D" Authority="RW" Bits="19-18" Description="当T2事件发生，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T2U" Authority="RW" Bits="17-16" Description="当T2事件发生，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1D" Authority="RW" Bits="15-14" Description="当T1事件发生，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1U" Authority="RW" Bits="13-12" Description="当T1事件发生，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11-10" Description="当CNT值等于CB，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="9-8" Description="当CNT值等于CB，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="7-6" Description="当CNT值等于CA，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="5-4" Description="当CNT值等于CA，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="PRD" Authority="RW" Bits="3-2" Description="当CNT值等于PRDR时，在通道A上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于PRDR时，计数方向为递减模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="ZRO" Authority="RW" Bits="1-0" Description="当CNT值等于零时，在通道A上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于零时，计数方向为递增模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_AQCRB" Authority="RW" Address="0x4005504c" Width="32" Description="Action Qualifier Control Register B">
|
|||
|
|
<Bit Name="CBSEL" Authority="RW" Bits="23-22" Description="CB比较值数据源选择。
0h：CMPA寄存器作为CA的数据源。
1h：CMPB寄存器作为CA的数据源。
其他：保留。" />
|
|||
|
|
<Bit Name="CASEL" Authority="RW" Bits="21-20" Description="CA比较值的数据源选择。
0h：CMPA寄存器作为CA的数据源。
1h：CMPB寄存器作为CA的数据源。
其他：保留。" />
|
|||
|
|
<Bit Name="T2D" Authority="RW" Bits="19-18" Description="当T2事件发生，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T2U" Authority="RW" Bits="17-16" Description="当T2事件发生，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1D" Authority="RW" Bits="15-14" Description="当T1事件发生，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1U" Authority="RW" Bits="13-12" Description="当T1事件发生，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11-10" Description="当CNT值等于CMPB，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="9-8" Description="当CNT值等于CMPB，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="7-6" Description="当CNT值等于CMPA，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="5-4" Description="当CNT值等于CMPA，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="PRD" Authority="RW" Bits="3-2" Description="当CNT值等于PRDR时，在通道B上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于PRDR时，计数方向为递减模式
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="ZRO" Authority="RW" Bits="1-0" Description="当CNT值等于零时，在通道B上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于零时，计数方向为递增模式
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_AQOSF" Authority="RW" Address="0x4005505c" Width="32" Description="Action Qualifier One Shot Force Register">
|
|||
|
|
<Bit Name="RLDCSF" Authority="RW" Bits="17-16" Description="AQCSF寄存器从Shadow载入到Active的控制。
01b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
10b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
11b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中
00b：立即载入" />
|
|||
|
|
<Bit Name="ACTB" Authority="RW" Bits="6-5" Description="当软件强制输出时，通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="OSTSFB" Authority="RW" Bits="4" Description="在通道B上产生一次性软件强制输出。
0h：对当前位写‘0’无效
1h：产生一次性软件强制输出，此输出状态保持，直到有其他改变通道A输出状态的触发事件发生。" />
|
|||
|
|
<Bit Name="ACTA" Authority="RW" Bits="2-1" Description="当软件强制输出时，通道A上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="OSTSFA" Authority="RW" Bits="0" Description="在通道A上产生一次性软件强制输出。
0h：对当前位写‘0’无效
1h：产生一次性软件强制输出，此输出状态保持，直到有其他改变通道A输出状态的触发事件发生。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_AQCSF" Authority="RW" Address="0x40055060" Width="32" Description="Action Qualifier Continuous Force Register">
|
|||
|
|
<Bit Name="CSFB" Authority="RW" Bits="3-2" Description="通过软件对通道B做连续强制赋值。在立即更新模式下，赋值将在配置后下一个TCLK输出。在Shadow模式下，在Shadow更新到Active后的下一个TCLK后输出。对Shadow更新到Active的控制，可以通过AQOSF寄存器中的RLDCSF控制位进行配置。
0h：禁止强制赋值
1h：强制输出低
2h：强制输出高
3h：禁止强制赋值" />
|
|||
|
|
<Bit Name="CSFA" Authority="RW" Bits="1-0" Description="通过软件对通道A做连续强制赋值。在立即更新模式下，赋值将在配置后下一个TCLK输出。在Shadow模式下，在Shadow更新到Active后的下一个TCLK后输出。对Shadow更新到Active的控制，可以通过AQOSF寄存器中的RLDCSF控制位进行配置。
0h：禁止强制赋值
1h：强制输出低
2h：强制输出高
3h：禁止强制赋值" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_TRGFTCR" Authority="RW" Address="0x400550b8" Width="32" Description="Digital Compare Filter Control Register">
|
|||
|
|
<Bit Name="CROSSMD" Authority="RW" Bits="7" Description="允许滤波窗跨越多个TB的周期。
缺省条件下，当滤波窗在周期结束时若任然有效，将跨过周期点，一直持续到窗口计数器溢出。当禁止跨周期时，在周期结束时，窗口计数器将被停止。
0h：禁止跨周期
1h：允许跨周期" />
|
|||
|
|
<Bit Name="ALIGNMD" Authority="RW" Bits="6-5" Description="窗口对齐模式选择。
0h：CNT=PRD
1h：CNT=ZRO
2h：CNT=PRD or CNT=ZRO
3h：T1事件" />
|
|||
|
|
<Bit Name="BLKINV" Authority="RW" Bits="4" Description="窗口使能反转控制。
0h：窗口不反转
1h：窗口反转" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="2-0" Description="滤波模块的输入信号选择。
0h：禁止滤波
1h：使能SYNCIN0滤波
2h：使能SYNCIN1滤波
3h：使能SYNCIN2滤波
4h：使能SYNCIN3滤波
5h：使能SYNCIN4滤波
6h：使能SYNCIN5滤波
7h：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_TRGFTWR" Authority="RW" Address="0x400550bc" Width="32" Description="Digital Compare Filter Window Register">
|
|||
|
|
<Bit Name="WINDOW" Authority="RW" Bits="31-16" Description="滤波窗的宽度设置。
此16bit控制位定义了滤波窗的宽度，窗口宽度是基于TCLK的计数值。当OFFSET计数器溢出时，WINDOW计数器被重置，并开始计数直到溢出。当OFFSET计数器溢出，但WINDOW状态已经激活时，WINDOW计数器不会重置。在应用时必须注意此条件的设置。" />
|
|||
|
|
<Bit Name="OFFSET" Authority="RW" Bits="15-0" Description="滤波窗的OFFSET设置。
此16bit控制位定义了从窗口参考起始位置开始计数多少个TCLK后，开始有效的滤波窗口。参考位置的定义，在TRGFTCR[ALIGNMD]控制位中进行选择。OFFSET的Shadow寄存器在ALIGNMD指定的条件满足时，载入到Active寄存器中，并重新开始计数。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_EVTRG" Authority="RW" Address="0x400550c0" Width="32" Description="Event Generation Control Register">
|
|||
|
|
<Bit Name="CNT1INITFRC" Authority="RO" Bits="25" Description="TRGEV1CNT软件触发更新
0h：无效
1h：EVCNT1INIT内容更新到EVCNT1中" />
|
|||
|
|
<Bit Name="CNT0INITFRC" Authority="RO" Bits="24" Description="TRGEV0CNT软件触发更新
0h：无效
1h：EVCNT0INIT内容更新到EVCNT0中" />
|
|||
|
|
<Bit Name="TRG1OE" Authority="RW" Bits="21" Description="外部触发端口TRGOUT1使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG0OE" Authority="RW" Bits="20" Description="外部触发端口TRGOUT0使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="CNT1INITEN" Authority="RW" Bits="17" Description="TRGEV1CNT寄存器更新模式控制
0h：无效
1h：TRGEV1CNT在发生LOAD事件触发时，或者EV1CNTINITFRC控制位软件写入‘1’时，EV1CNTINIT的内容更新到EV1CNT中。" />
|
|||
|
|
<Bit Name="CNT0INITEN" Authority="RW" Bits="16" Description="TRGEV0CNT寄存器更新模式控制
0h：无效
1h：TRGEV0CNT在发生LOAD事件触发时，或者EV0CNTINITFRC控制位软件写入‘1’时，EV0CNTINIT的内容更新到EV0CNT中。" />
|
|||
|
|
<Bit Name="TRGSEL1" Authority="RW" Bits="7-4" Description="TRGEV1事件的触发源选择。
0000：禁止TRGOUT触发输出
0001：当 CNT = ZRO 产生TRGEV事件
0010：当 CNT = PRD 产生TRGEV事件
0011：当 CNT = ZRO or CNT = PRD 产生TRGEV事件
0100：当 CNT = CMPA 且计数方向为递增时，产生TRGEV事件
0101：当 CNT = CMPA 且计数方向为递减时，产生TRGEV事件
0110：当 CNT = CMPB 且计数方向为递增时，产生TRGEV事件
0111：当 CNT = CMPB 且计数方向为递减时，产生TRGEV事件
1100：ExtSync通道
1101：PE0 event
1110：PE1 event
1111：PE2 event" />
|
|||
|
|
<Bit Name="TRGSEL0" Authority="RW" Bits="3-0" Description="TRGEV0事件的触发源选择。
0000：禁止TRGOUT触发输出
0001：当 CNT = ZRO 产生TRGEV事件
0010：当 CNT = PRD 产生TRGEV事件
0011：当 CNT = ZRO or CNT = PRD 产生TRGEV事件
0100：当 CNT = CMPA 且计数方向为递增时，产生TRGEV事件
0101：当 CNT = CMPA 且计数方向为递减时，产生TRGEV事件
0110：当 CNT = CMPB 且计数方向为递增时，产生TRGEV事件
0111：当 CNT = CMPB 且计数方向为递减时，产生TRGEV事件
1100：ExtSync通道
1101：PE0 event
1110：PE1 event
1111：PE2 event" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_EVPS" Authority="RW" Address="0x400550c4" Width="32" Description="Event Counter Prescaler">
|
|||
|
|
<Bit Name="TRGEV1CNT" Authority="RW" Bits="23-20" Description="TRGEV1事件计数器设置。
读取时，返回当前事件计数器值；
写入时，直接更新事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV0CNT" Authority="RW" Bits="19-16" Description="TRGEV0事件计数器设置。
读取时，返回当前事件计数器值；
写入时，直接更新事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV1PRD" Authority="RW" Bits="7-4" Description="TRGEV1事件计数的周期设置。
当TRGEV1事件发生次数满足周期时，才产生TRGEV1触发事件" />
|
|||
|
|
<Bit Name="TRGEV0PRD" Authority="RW" Bits="3-0" Description="TRGEV0事件计数的周期设置。
当TRGEV0事件发生次数满足周期时，才产生TRGEV0触发事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_EVCNTINIT" Authority="RW" Address="0x400550c8" Width="32" Description="Event Counter Initial Value">
|
|||
|
|
<Bit Name="CNT1INIT" Authority="RW" Bits="7-4" Description="TRGEV1CNT计数器的初始化值设置。
当EVTRG[CNT1INITEN]控制位有效时，CNT1INIT的值将在触发条件满足时(LOAD事件)，或EVTRG[CNT1INITFRC]软件置位时，被载入到TRGEV1CNT寄存器中。" />
|
|||
|
|
<Bit Name="CNT0INIT" Authority="RW" Bits="3-0" Description="TRGEV0CNT计数器的初始化值设置。
当EVTRG[CNT0INITEN]控制位有效时，CNT0INIT的值将在触发条件满足时(LOAD事件)，或EVTRG[CNT0INITFRC]软件置位时，被载入到TRGEV0CNT寄存器中。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_EVSWF" Authority="RW" Address="0x400550cc" Width="32" Description="Event Counter Load Control Register">
|
|||
|
|
<Bit Name="EV1SWF" Authority="RW" Bits="1" Description="软件产生一次EV1的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV0SWF" Authority="RW" Bits="0" Description="软件产生一次EV0的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_RISR" Authority="RW" Address="0x400550d0" Width="32" Description="Raw Interrupt Status Register">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="16" Description="周期结束中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBD" Authority="RO" Bits="11" Description="递减阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBU" Authority="RO" Bits="10" Description="递增阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAD" Authority="RO" Bits="9" Description="递减阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAU" Authority="RO" Bits="8" Description="递增阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RO" Bits="5" Description="Capture Load to CMPB Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RO" Bits="4" Description="Capture Load to CMPA Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RW" Bits="1" Description="TRGEV1中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="0" Description="TRGEV0中断请求原始标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_MISR" Authority="RW" Address="0x400550d4" Width="32" Description="Masked Interrupt Status Register">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="16" Description="周期结束中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBD" Authority="RO" Bits="11" Description="递减阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBU" Authority="RO" Bits="10" Description="递增阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAD" Authority="RO" Bits="9" Description="递减阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAU" Authority="RO" Bits="8" Description="递增阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RO" Bits="5" Description="Capture Load to CMPB Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RO" Bits="4" Description="Capture Load to CMPA Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RW" Bits="1" Description="TRGEV1中断请求标志状态" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="0" Description="TRGEV0中断请求标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_IMCR" Authority="RW" Address="0x400550d8" Width="32" Description="Interrupt Masking Control Register">
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="16" Description="周期结束中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11" Description="递减阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="10" Description="递增阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="9" Description="递减阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="8" Description="递增阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RW" Bits="5" Description="Capture Load to CMPB Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RW" Bits="4" Description="Capture Load to CMPA Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RW" Bits="1" Description="TRGEV1中断使能控制位" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="0" Description="TRGEV0中断使能控制位" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPTA_ICR" Authority="RW" Address="0x400550dc" Width="32" Description="Interrupt Clear Register">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="16" Description="周期结束中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBD" Authority="RO" Bits="11" Description="递减阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBU" Authority="RO" Bits="10" Description="递增阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAD" Authority="RO" Bits="9" Description="递减阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAU" Authority="RO" Bits="8" Description="递增阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RO" Bits="5" Description="Capture Load to CMPB Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RO" Bits="4" Description="Capture Load to CMPA Shadow中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RW" Bits="1" Description="清除TRGEV1原始中断状态位" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="0" Description="清除TRGEV0原始中断状态位" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="EPT">
|
|||
|
|
<Register Name="CEDR" Authority="RW" Address="0x40059000" Width="32" Description="ID & Clock Enable/Disable Register">
|
|||
|
|
<Bit Name="IDCODE" Authority="RO" Bits="31-16" Description="当前EPT模块的版本信息。" />
|
|||
|
|
<Bit Name="FLTCKPRS" Authority="RW" Bits="15-8" Description="CGFLT数字滤波器的时钟分频控制。
数字滤波器的时钟频率为PCLK/( FLTCKPRS+1)" />
|
|||
|
|
<Bit Name="SHDWSTP" Authority="RW" Bits="6" Description="START控制位的Shadow功能使能控制。START置位不受此位控制，清除时受此位控制。当选择Shadow模式时，START控制位在周期结束时清除。
0h：Shadow模式
1h：Immediate模式" />
|
|||
|
|
<Bit Name="TINSEL" Authority="RW" Bits="5-4" Description="TIN输入源选择控制位。TIN可以作为计数器计数时钟的使能控制，或者作为载波输出模式下的载波。
0h：禁止TIN输入
1h：BT0_OUT作为TIN的输入
2h：BT1_OUT作为TIN的输入
3h：保留" />
|
|||
|
|
<Bit Name="CSS" Authority="RW" Bits="3" Description="计数器时钟源选择位。
0h：PCLK
1h：由SYNCIN3控制
其他：保留" />
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="2-1" Description="调试使能控制。调试使能时，在CPU被调试器挂起时，时基计数器的计数时钟同时也被挂起。
0h：调试禁止
1h：调试使能，PWM输出高阻
其他：调试使能，PWM输出保持" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="时基计数器的时钟使能控制。
0h：计数器计数时钟禁止。
1h：计数器计数时钟使能。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RSSR" Authority="RW" Address="0x40059004" Width="32" Description="RESET/START/STOP Register">
|
|||
|
|
<Bit Name="SRR" Authority="RW" Bits="15-12" Description="软件复位控制位。
当对当前控制位写入‘0x5’时，TIMER模块会被复位。复位后，所有寄存器都恢复为RESET状态。" />
|
|||
|
|
<Bit Name="CNTDIR" Authority="RO" Bits="3" Description="当前计数器计数方向状态。
0h：当前计数器方向为递增
1h：当前计数器方向为递减" />
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="0" Description="计数器启动控制位。
0h：当写‘0’时，停止计数器
1h：当写‘1’时，启动计数器
当对START位进行读取时，返回当前计数器工作状态
0h：计数器处于IDLE状态
1h：计数器正在工作

当CR[SWSYNEN]控制位为低时，START控制位用于控制EPT的启动，当EPT启动后，再次写入START将被忽略；当CR[SWSYNEN]控制位为高时，START控制位用于软件触发同步事件，每次对START的写入，会产生一次外部Sync事件（等同于SYNCR中的SYNCIN0触发）。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="PSCR" Authority="RW" Address="0x40059008" Width="32" Description="Counter Clock Prescaler Register">
|
|||
|
|
<Bit Name="PSC" Authority="RW" Bits="15-0" Description="时钟分频控制。
TCLK作为时基模块的计时时钟和工作时钟。TCLK的时钟从PCLK分频得到。此寄存器具有Shadow寄存器，可通过CR[PSCLD]设置载入的条件。
TCLK的频率：FTCLK = FPCLK / (PSC+1)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CR(WAVE=0)" Authority="RW" Address="0x4005900c" Width="32" Description="General Control Register">
|
|||
|
|
<Bit Name="LDDRST" Authority="RW" Bits="26" Description="CMPD捕捉载入后，计数器值计数状态控制位。
0h：CMPD触发后，计数器值进行重置
1h：CMPD触发后，计数器值不进行重置" />
|
|||
|
|
<Bit Name="LDCRST" Authority="RW" Bits="25" Description="CMPC捕捉载入后，计数器值计数状态控制位。
0h：CMPC触发后，计数器值进行重置
1h：CMPC触发后，计数器值不进行重置" />
|
|||
|
|
<Bit Name="LDBRST" Authority="RW" Bits="24" Description="CMPB捕捉载入后，计数器值计数状态控制位。
0h：CMPB触发后，计数器值进行重置
1h：CMPB触发后，计数器值不进行重置" />
|
|||
|
|
<Bit Name="LDARST" Authority="RW" Bits="23" Description="CMPA捕捉载入后，计数器值计数状态控制位。
0h：CMPA触发后，计数器值进行重置
1h：CMPA触发后，计数器值不进行重置" />
|
|||
|
|
<Bit Name="STOP_WRAP" Authority="RW" Bits="22-21" Description="Capture模式下，捕获事件计数器周期设置值。" />
|
|||
|
|
<Bit Name="CAPMD" Authority="RW" Bits="20" Description="捕捉模式设置。在一次性捕捉模式下，当捕捉事件计数器等于STOP_WRAP设置值时，后续的捕捉事件将不能触发捕捉。必须通过软件REARM后才能继续触发捕捉。
0h：连续捕捉模式
1h：一次性捕捉模式" />
|
|||
|
|
<Bit Name="REARM" Authority="RW" Bits="19" Description="重置CAPTURE 捕捉事件计数器控制。
0h：无效
1h：重置捕捉计数器
重置时，捕捉事件计数器被清零，自动打开CAPLDEN。捕捉事件计数器周期通过STOP_WRAP进行设置。" />
|
|||
|
|
<Bit Name="WAVE" Authority="RW" Bits="18" Description="EPT工作模式选择。
0h：捕捉模式
1h：波形发生模式" />
|
|||
|
|
<Bit Name="PSCLD" Authority="RW" Bits="17-16" Description="PSCR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
01b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
10b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中
11b：不进行载入" />
|
|||
|
|
<Bit Name="CGFLT" Authority="RW" Bits="15-13" Description="门控输入数字滤波控制。此控制定义了滤波器监测的步数，只有连续N次监测结果一致时，滤波器才输出有效的电平翻转。滤波器的采样时钟频率在通过CKS控制位定义。
000b：Bypass
001b：N = 2
010b：N = 3
011b：N = 4
100b：N = 6
101b：N = 8
110b：N = 16
111b：N = 32" />
|
|||
|
|
<Bit Name="CGSRC" Authority="RW" Bits="12-11" Description="群脉冲模式下，时钟门控的输入源选择。
0h：CHAX作为CG的输入源
1h：CHBX作为CG的输入源
2h：TIN作为CG的输入源
3h：保留" />
|
|||
|
|
<Bit Name="FLTIPSCLD" Authority="RW" Bits="10" Description="数字滤波器初始化控制。对该控制写’1’可以初始化数字滤波器计数器，计数器值被初始化为CEDR[FLTCKPRS]中的设置值。
0h：无效
1h：执行初始化" />
|
|||
|
|
<Bit Name="BURST" Authority="RW" Bits="9" Description="群脉冲模式。
0h：禁止群脉冲模式
1h：使能群脉冲模式" />
|
|||
|
|
<Bit Name="CAPLDEN" Authority="RW" Bits="8" Description="CMPA和CMPB在捕捉事件触发时，载入使能控制。此控制位在禁止对CMP寄存器载入时，并不影响捕捉事件CEV的触发。
0h：禁止对CMP寄存器的捕获载入
1h：使能对CMP寄存器的捕获载入" />
|
|||
|
|
<Bit Name="PRDLD" Authority="RW" Bits="5-4" Description="PRDR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：PRDR活动寄存器更新发生在周期结束(PEND)
01b：PRDR活动寄存器更新发生在外部LOAD触发或SYNC触发时
10b：PRDR活动寄存器更新发生在计数器值等于零和外部LOAD触发或SYNC触发时
11b：立即更新，所有对PRDR操作直接作用于活动寄存器 [1]" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RW" Bits="3" Description="波形输出被停止时，GPIO输出控制
0h：GPIO高阻输出
1h：PWM信号低电平（此PWM信号为内部PWMx信号，GPIO输出电平取决于是否使能死区控制，以及死区控制的配置）" />
|
|||
|
|
<Bit Name="SWSYNEN" Authority="RW" Bits="2" Description="软件使能同步触发使能控制（RSSR中START控制位）。
0h：设置SW START控制只用于启动。
1h：设置SW START控制用于启动和以产生一次外部触发的方式重新启动。" />
|
|||
|
|
<Bit Name="CNTMD" Authority="RW" Bits="1-0" Description="计数模式设置。
计数模式一般只设置一次，并且在计数过程中不做改变。如果计数模式被改变，变化将发生在下一个TCLK的边沿，并且基于上一个计数器值进行递增或者递减。
00b：递增模式
01b：递减模式 （该模式不支持输出满幅波形）
10b：递增递减模式
11b：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CR(WAVE=1)" Authority="RW" Address="0x4005900c" Width="32" Description="">
|
|||
|
|
<Bit Name="WAVE" Authority="RW" Bits="18" Description="EPT工作模式选择。
0h：捕捉模式
1h：波形发生模式" />
|
|||
|
|
<Bit Name="PSCLD" Authority="RO" Bits="17-16" Description="PSCR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
01b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
10b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中
11b：不进行载入" />
|
|||
|
|
<Bit Name="CGFLT" Authority="RW" Bits="15-13" Description="门控输入数字滤波控制。此控制定义了滤波器监测的步数，只有连续N次监测结果一致时，滤波器才输出有效的电平翻转。滤波器的采样时钟频率在通过CKS控制位定义。
000b：Bypass
001b：N = 2
010b：N = 3
011b：N = 4
100b：N = 6
101b：N = 8
110b：N = 16
111b：N = 32" />
|
|||
|
|
<Bit Name="CGSRC" Authority="RW" Bits="12-11" Description="群脉冲模式下，时钟门控的输入源选择。
0h：CHAX作为CG的输入源
1h：CHBX作为CG的输入源
2h：TIN作为CG的输入源
3h：保留" />
|
|||
|
|
<Bit Name="FLTIPSCLD" Authority="RW" Bits="10" Description="数字滤波器初始化控制。对该控制写’1’可以初始化数字滤波器计数器，计数器值被初始化为CEDR[FLTCKPRS]中的设置值。
0h：无效
1h：执行初始化" />
|
|||
|
|
<Bit Name="BURST" Authority="RW" Bits="9" Description="群脉冲模式。
0h：禁止群脉冲模式
1h：使能群脉冲模式" />
|
|||
|
|
<Bit Name="PHSEN" Authority="RO" Bits="7" Description="PHSR使能控制位，当控制位有效时，计数器将在启动时被初始化为PHSR中的设置值。
0h：禁止通过PHSR初始化
1h：使能通过PHSR初始化" />
|
|||
|
|
<Bit Name="OPM" Authority="RO" Bits="6" Description="计数器单次触发工作模式选择。
0h：连续计数工作模式
1h：单次触发工作模式
其他：保留" />
|
|||
|
|
<Bit Name="PRDLD" Authority="RW" Bits="5-4" Description="PRDR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
00b：PRDR活动寄存器更新发生在周期结束(PEND)
01b：PRDR活动寄存器更新发生在外部LOAD触发或SYNC触发时
10b：PRDR活动寄存器更新发生在计数器值等于零和外部LOAD触发或SYNC触发时
11b：立即更新，所有对PRDR操作直接作用于活动寄存器" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RO" Bits="3" Description="波形输出被停止时，GPIO输出控制
0h：GPIO高阻输出
1h：PWM信号低电平（此PWM信号为内部PWMx信号，GPIO输出电平取决于是否使能死区控制，以及死区控制的配置）" />
|
|||
|
|
<Bit Name="SWSYNEN" Authority="RW" Bits="2" Description="软件使能同步触发使能控制（RSSR中START控制位）。
0h：设置SW START控制只用于启动。
1h：设置SW START控制用于启动和以产生一次外部触发的方式重新启动。" />
|
|||
|
|
<Bit Name="CNTMD" Authority="RW" Bits="1-0" Description="计数模式设置。
计数模式一般只设置一次，并且在计数过程中不做改变。如果计数模式被改变，变化将发生在下一个TCLK的边沿，并且基于上一个计数器值进行递增或者递减。
00b：递增模式
01b：递减模式
10b：递增递减模式
11b：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SYNCR" Authority="RW" Address="0x40059010" Width="32" Description="Synchronization Control Register">
|
|||
|
|
<Bit Name="AREARM" Authority="RW" Bits="31-30" Description="硬件自动REARM控制位。
0：禁止硬件自动REARM
1：CNT = ZRO时，自动REARM
2：CNT = PRD时，自动REARM
3：CNT = ZRO or CNT = PRD时，自动REARM" />
|
|||
|
|
<Bit Name="TRGO1SEL" Authority="RW" Bits="29-27" Description="输入触发通道直通作为TRGSRC1的ExtSync条件的选择。只有当EVTRG寄存器中TRGSRC1控制位选择为ExtSync条件时有效。
0h：选择SYNCIN0作为TRGSRC1的ExtSync触发
1h：选择SYNCIN1作为TRGSRC1的ExtSync触发
2h：选择SYNCIN2作为TRGSRC1的ExtSync触发
3h：选择SYNCIN3作为TRGSRC1的ExtSync触发
4h：选择SYNCIN4作为TRGSRC1的ExtSync触发
5h：选择SYNCIN5作为TRGSRC1的ExtSync触发
其他：保留" />
|
|||
|
|
<Bit Name="TRGO0SEL" Authority="RW" Bits="26-24" Description="输入触发通道直通作为TRGSRC0的ExtSync条件的选择。只有当EVTRG寄存器中TRGSRC0控制位选择为ExtSync条件时有效。
0h：选择SYNCIN0作为TRGSRC0的ExtSync触发
1h：选择SYNCIN1作为TRGSRC0的ExtSync触发
2h：选择SYNCIN2作为TRGSRC0的ExtSync触发
3h：选择SYNCIN3作为TRGSRC0的ExtSync触发
4h：选择SYNCIN4作为TRGSRC0的ExtSync触发
5h：选择SYNCIN5作为TRGSRC0的ExtSync触发
其他：保留" />
|
|||
|
|
<Bit Name="TXREARM0" Authority="RW" Bits="23-22" Description="Tx信号触发SYNCIN0的REARM
0：禁止硬件自动REARM
1：T1发生触发，自动REARM SYNCIN0通道
2：T2发生触发，自动REARM SYNCIN0通道
3：T1或者T2发生触发，自动REARM SYNCIN0通道" />
|
|||
|
|
<Bit Name="REARMx" Authority="RW" Bits="21-16" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="OSTMDx" Authority="RW" Bits="13-8" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="SYNCENx" Authority="RW" Bits="5-0" Description="外部同步触发使能控制。
0：禁止当前触发输入通道
1：使能当前触发输入通道
SYNCIN0：外部Sync事件
SYNCIN1：Load触发
SYNCIN2：Capture触发事件
SYNCIN3：CNT增减一拍触发事件
SYNCIN4：外部COS事件（用于PWM波形输出控制）
SYNCIN5：外部COS事件（用于PWM波形输出控制）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GLDCR" Authority="RW" Address="0x40059014" Width="32" Description="Global Load Control Register">
|
|||
|
|
<Bit Name="GLDCNT" Authority="RW" Bits="12-10" Description="全局载入事件计数器。
计数器值表示当前已发生多少次事件触发。" />
|
|||
|
|
<Bit Name="GLDPRD" Authority="RW" Bits="9-7" Description="全局载入触发周期选择。
可以选择N次触发条件满足后，才进行一次全局载入。
000b：Disable Counter（立即触发）
001b：第2次条件满足时触发
010b：第3次条件满足时触发
011b：第4次条件满足时触发
100b：第5次条件满足时触发
101b：第6次条件满足时触发
110b：第7次条件满足时触发
111b：第8次条件满足时触发" />
|
|||
|
|
<Bit Name="OSTMD" Authority="RW" Bits="5" Description="One Shot 载入模式使能控制位
0h：禁止One Shot模式，只要条件满足，Active寄存器都会从Shadow寄存器载入
1h：使能One Shot模式，一旦载入被触发，需要再次对GLDCR2[OSREARM]写入‘1’，才能允许下一次载入触发。" />
|
|||
|
|
<Bit Name="GLDMD" Authority="RW" Bits="4-1" Description="全局载入触发事件选择。
0h：CNT = ZRO
1h：CNT = PRD
2h：CNT = ZRO or CNT = PRD
3h：CNT = ZRO or 外部LOAD触发或SYNC触发
4h：CNT = PRD or 外部LOAD触发或SYNC触发
5h：CNT = ZRO or CNT = PRD or 外部LOAD触发或SYNC触发
Others：Reserved
Fh：在GLDCR2[GFRCLD]写入‘1’时 [1]" />
|
|||
|
|
<Bit Name="GLDEN" Authority="RW" Bits="0" Description="全局的Shadow到Active寄存器载入控制。
0：使用独立的单个配置（在各个寄存器中LDMD控制位分别指派的载入控制）
1：使用GLDMD中的设置，其他设置被屏蔽" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GLDCFG" Authority="RW" Address="0x40059018" Width="32" Description="Global Load Configuration Register">
|
|||
|
|
<Bit Name="EMOSR" Authority="RW" Bits="13" Description="EMOSR寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="AQCSF" Authority="RW" Bits="12" Description="AQCSF寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="AQCRD" Authority="RW" Bits="11" Description="AQCRB寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="AQCRC" Authority="RW" Bits="10" Description="AQCRA寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="AQCRB" Authority="RW" Bits="9" Description="AQCRB寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="AQCRA" Authority="RW" Bits="8" Description="AQCRA寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="DBCR" Authority="RW" Bits="7" Description="DBCR寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="DBDTF" Authority="RW" Bits="6" Description="DBDTF寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="DBDTR" Authority="RW" Bits="5" Description="DBDTR寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="CMPD" Authority="RW" Bits="4" Description="CMPD寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="CMPC" Authority="RW" Bits="3" Description="CMPC寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="CMPB" Authority="RW" Bits="2" Description="CMPB寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="CMPA" Authority="RW" Bits="1" Description="CMPA寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
<Bit Name="PRDR" Authority="RW" Bits="0" Description="PRDR寄存器Shadow到Active寄存器载入控制。
0：即使GLDEN=1，仍旧使用独立的载入配置
1：当GLDEN=1时，使用全局载入配置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GLDCR2" Authority="RW" Address="0x4005901c" Width="32" Description="Global Load Control Register2">
|
|||
|
|
<Bit Name="GFRCLD" Authority="RW" Bits="1" Description="软件产生一次GLD触发。
0：写入‘0’无效，读取时总是返回‘0’
1：软件产生一次GLD触发事件" />
|
|||
|
|
<Bit Name="OSREARM" Authority="RW" Bits="0" Description="重置ONE SHOT模式
0：写入‘0’无效，读取时总是返回‘0’
1：重置ONE SHOT模式。ONE SHOT模式下，一次触发后，需要重置模式才允许再次触发" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="PRDR" Authority="RW" Address="0x40059024" Width="32" Description="Period Register">
|
|||
|
|
<Bit Name="PRDR" Authority="RW" Bits="15-0" Description="时基控制周期寄存器。
此控制位决定了PWM输出波形的周期值。通过设置CR[PRDLD]可以选择Shadow到Active载入的触发条件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="PHSR" Authority="RW" Address="0x40059028" Width="32" Description="Phase Control Register">
|
|||
|
|
<Bit Name="PHSDIR" Authority="RW" Bits="31" Description="相位方向控制位。
此控制位只在计数模式为递增递减模式下有效。此控制位配置在同步事件发生时，计数器值从PHSR载入后，计数器的计数方向。新的配置方向与同步前计数器的计数方向无关。在递增模式或递减模式下，此控制位无效。
0h：同步后递减
1h：同步后递增" />
|
|||
|
|
<Bit Name="PHSR" Authority="RW" Bits="15-0" Description="相位控制寄存器。
此控制位决定了PWM输出波形的相位。当CR[PHSEN] = 0时，同步事件不会触发PHSR载入到CNT中，当CR[PHSEN] = 1时，同步事件发生会触发PHSR载入到CNT中。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CMPA" Authority="RW" Address="0x4005902c" Width="32" Description="Compare A Register">
|
|||
|
|
<Bit Name="OVWRT" Authority="RW" Bits="31" Description="Over Write Flag 标志位。
表示当前Capture值是否被Over Written。当连续两次针对于当前寄存器的捕获事件发生，而两次捕获之间未对当前寄存器进行过读取操作，则Over Written标志被置位。读取当前寄存器会自动清除Over Written标志。
此标志位只有在Capture模式下有效。" />
|
|||
|
|
<Bit Name="CMPA" Authority="RW" Bits="15-0" Description="比较值A寄存器。
此寄存器有Shadow寄存器，Shadow模式可以通过CMPLDR[SHDWCMPA]进行设置。在Shadow模式下，可以通过CMPLDR[LDAMD]选择Shadow到Active载入的触发条件。在写入前，可以通过SHDWAFULL控制位检测当前寄存器状态。

当工作于Capture模式下，此寄存器对应CAPLD0事件触发的捕获值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CMPB" Authority="RW" Address="0x40059030" Width="32" Description="Compare B Register">
|
|||
|
|
<Bit Name="OVWRT" Authority="RW" Bits="31" Description="Over Write Flag 标志位。
表示当前Capture值是否被Over Written。当连续两次针对于当前寄存器的捕获事件发生，而两次捕获之间未对当前寄存器进行过读取操作，则Over Written标志被置位。读取当前寄存器会自动清除Over Written标志。
此标志位只有在Capture模式下有效。" />
|
|||
|
|
<Bit Name="CMPB" Authority="RW" Bits="15-0" Description="比较值B寄存器。
此寄存器有Shadow寄存器，Shadow模式可以通过CMPLDR[SHDWCMPB]进行设置。在Shadow模式下，可以通过CMPLDR[LDBMD]选择Shadow到Active载入的触发条件。在写入前，可以通过SHDWBFULL控制位检测当前寄存器状态。

当工作于Capture模式下，此寄存器对应CAPLD1事件触发的捕获值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CMPC" Authority="RW" Address="0x40059034" Width="32" Description="Compare C Register">
|
|||
|
|
<Bit Name="OVWRT" Authority="RW" Bits="31" Description="Over Write Flag 标志位。
表示当前Capture值是否被Over Written。当连续两次针对于当前寄存器的捕获事件发生，而两次捕获之间未对当前寄存器进行过读取操作，则Over Written标志被置位。读取当前寄存器会自动清除Over Written标志。
此标志位只有在Capture模式下有效。" />
|
|||
|
|
<Bit Name="CMPC" Authority="RW" Bits="15-0" Description="比较值C寄存器。
此寄存器有Shadow寄存器，Shadow模式可以通过CMPLDR[SHDWCMPC]进行设置。在Shadow模式下，可以通过CMPLDR[LDCMD]选择Shadow到Active载入的触发条件。

当工作于Capture模式下，此寄存器对应CAPLD2事件触发的捕获值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CMPD" Authority="RW" Address="0x40059038" Width="32" Description="Compare D Register">
|
|||
|
|
<Bit Name="OVWRT" Authority="RW" Bits="31" Description="Over Write Flag 标志位。
表示当前Capture值是否被Over Written。当连续两次针对于当前寄存器的捕获事件发生，而两次捕获之间未对当前寄存器进行过读取操作，则Over Written标志被置位。读取当前寄存器会自动清除Over Written标志。
此标志位只有在Capture模式下有效。" />
|
|||
|
|
<Bit Name="CMPD" Authority="RW" Bits="15-0" Description="比较值D寄存器。
此寄存器有Shadow寄存器，Shadow模式可以通过CMPLDR[SHDWCMPD]进行设置。在Shadow模式下，可以通过CMPLDR[LDDMD]选择Shadow到Active载入的触发条件。

当工作于Capture模式下，此寄存器对应CAPLD3事件触发的捕获值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CMPLDR" Authority="RW" Address="0x4005903c" Width="32" Description="Compare Data Load Control Register">
|
|||
|
|
<Bit Name="SHDWAFULL" Authority="RW" Bits="21-20" Description="CMPB的Shadow寄存器非空标志位。
当对CMPB进行写操作时，该标志位置位。该标志位在Shadow被载入到Active后，会自动清除。
0h：Shadow空
1h：Shadow非空，对当前CMP寄存器写入会覆盖Shadow中未被载入的值" />
|
|||
|
|
<Bit Name="LDDMD" Authority="RW" Bits="15-13" Description="Shadow模式下，Active CMPD从Shadow CMPD载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入" />
|
|||
|
|
<Bit Name="LDCMD" Authority="RW" Bits="12-10" Description="Shadow模式下，Active CMPC从Shadow CMPC载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入" />
|
|||
|
|
<Bit Name="LDBMD" Authority="RW" Bits="9-7" Description="Shadow模式下，Active CMPB从Shadow CMPB载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入" />
|
|||
|
|
<Bit Name="LDAMD" Authority="RW" Bits="6-4" Description="Shadow模式下，Active CMPA从Shadow CMPA载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="SHDWCMPD" Authority="RW" Bits="3" Description="CMPD的Shadow功能使能控制。
0h：Shadow模式
1h：Immediate模式 [1]" />
|
|||
|
|
<Bit Name="SHDWCMPC" Authority="RW" Bits="2" Description="CMPC的Shadow功能使能控制。
0h：Shadow模式
1h：Immediate模式 [1]" />
|
|||
|
|
<Bit Name="SHDWCMPB" Authority="RW" Bits="1" Description="CMPB的Shadow功能使能控制。
0h：Shadow模式
1h：Immediate模式 [1]" />
|
|||
|
|
<Bit Name="SHDWCMPA" Authority="RW" Bits="0" Description="CMPA的Shadow功能使能控制。
0h：Shadow模式
1h：Immediate模式 [1]" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CNT" Authority="RW" Address="0x40059040" Width="32" Description="Counter Register">
|
|||
|
|
<Bit Name="CNT" Authority="RW" Bits="15-0" Description="时基计数器寄存器。
对CNT读取时，返回当前计数器值。对CNT写入时，将直接更新CNT的计数值。CNT计数器没有Shadow寄存器，CPU的写入将直接影响当前计数器值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQLDR" Authority="RW" Address="0x40059044" Width="32" Description="Action Qualifier Load Control Register">
|
|||
|
|
<Bit Name="LDDMD" Authority="RW" Bits="15-13" Description="Shadow模式下，Active AQCRD从Shadow载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="LDCMD" Authority="RW" Bits="12-10" Description="Shadow模式下，Active AQCRC从Shadow载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="SHDWAQD" Authority="RW" Bits="9" Description="AQCRD寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="SHDWAQC" Authority="RW" Bits="8" Description="AQCRC寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="LDBMD" Authority="RW" Bits="7-5" Description="Shadow模式下，Active AQCRB从Shadow载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="LDAMD" Authority="RW" Bits="4-2" Description="Shadow模式下，Active AQCRA从Shadow载入控制。
xx1b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
x1xb：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
1xxb：外部LOAD触发或SYNC触发时，Shadow寄存器载入到Active寄存器中
000b：不进行载入
每个控制位分别对应一个触发条件，可以同时使能多个触发条件。例如，当设置011b时，CNT=ZRO或CNT=PRD时，都会触发寄存器载入。" />
|
|||
|
|
<Bit Name="SHDWAQB" Authority="RW" Bits="1" Description="AQCRB寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="SHDWAQA" Authority="RW" Bits="0" Description="AQCRA寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQCRA" Authority="RW" Address="0x40059048" Width="32" Description="Action Qualifier Control Register A">
|
|||
|
|
<Bit Name="CBSEL" Authority="RW" Bits="23-22" Description="CB比较值数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="CASEL" Authority="RW" Bits="21-20" Description="CA比较值的数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="T2D" Authority="RW" Bits="19-18" Description="当T2事件发生，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T2U" Authority="RW" Bits="17-16" Description="当T2事件发生，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1D" Authority="RW" Bits="15-14" Description="当T1事件发生，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1U" Authority="RW" Bits="13-12" Description="当T1事件发生，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11-10" Description="当CNT值等于CB，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="9-8" Description="当CNT值等于CB，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="7-6" Description="当CNT值等于CA，且此时计数方向为递减时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="5-4" Description="当CNT值等于CA，且此时计数方向为递增时，在通道A上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="PRD" Authority="RW" Bits="3-2" Description="当CNT值等于PRDR时，在通道A上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于PRDR时，计数方向为递减模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="ZRO" Authority="RW" Bits="1-0" Description="当CNT值等于零时，在通道A上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于零时，计数方向为递增模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQCRB" Authority="RW" Address="0x4005904c" Width="32" Description="Action Qualifier Control Register B">
|
|||
|
|
<Bit Name="CBSEL" Authority="RW" Bits="23-22" Description="CB比较值数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="CASEL" Authority="RW" Bits="21-20" Description="CA比较值的数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="T2D" Authority="RW" Bits="19-18" Description="当T2事件发生，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T2U" Authority="RW" Bits="17-16" Description="当T2事件发生，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1D" Authority="RW" Bits="15-14" Description="当T1事件发生，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1U" Authority="RW" Bits="13-12" Description="当T1事件发生，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11-10" Description="当CNT值等于CB，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="9-8" Description="当CNT值等于CB，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="7-6" Description="当CNT值等于CA，且此时计数方向为递减时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="5-4" Description="当CNT值等于CA，且此时计数方向为递增时，在通道B上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="PRD" Authority="RW" Bits="3-2" Description="当CNT值等于PRDR时，在通道B上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于PRDR时，计数方向为递减模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="ZRO" Authority="RW" Bits="1-0" Description="当CNT值等于零时，在通道B上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于零时，计数方向为递增模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQCRC" Authority="RW" Address="0x40059050" Width="32" Description="Action Qualifier Control Register C">
|
|||
|
|
<Bit Name="CBSEL" Authority="RW" Bits="23-22" Description="CB比较值数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="CASEL" Authority="RW" Bits="21-20" Description="CA比较值的数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="T2D" Authority="RW" Bits="19-18" Description="当T2事件发生，且此时计数方向为递减时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T2U" Authority="RW" Bits="17-16" Description="当T2事件发生，且此时计数方向为递增时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1D" Authority="RW" Bits="15-14" Description="当T1事件发生，且此时计数方向为递减时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1U" Authority="RW" Bits="13-12" Description="当T1事件发生，且此时计数方向为递增时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11-10" Description="当CNT值等于CB，且此时计数方向为递减时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="9-8" Description="当CNT值等于CB，且此时计数方向为递增时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="7-6" Description="当CNT值等于CA，且此时计数方向为递减时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="5-4" Description="当CNT值等于CA，且此时计数方向为递增时，在通道C上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="PRD" Authority="RW" Bits="3-2" Description="当CNT值等于PRDR时，在通道C上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于PRDR时，计数方向为递减模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="ZRO" Authority="RW" Bits="1-0" Description="当CNT值等于零时，在通道C上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于零时，计数方向为递增模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQCRD" Authority="RW" Address="0x40059050" Width="32" Description="Action Qualifier Control Register C">
|
|||
|
|
<Bit Name="CBSEL" Authority="RW" Bits="23-22" Description="CB比较值数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="CASEL" Authority="RW" Bits="21-20" Description="CA比较值的数据源选择
0h：CMPA寄存器作为CA的数据源
1h：CMPB寄存器作为CA的数据源
2h：CMPC寄存器作为CA的数据源
3h：CMPD寄存器作为CA的数据源" />
|
|||
|
|
<Bit Name="T2D" Authority="RW" Bits="19-18" Description="当T2事件发生，且此时计数方向为递减时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T2U" Authority="RW" Bits="17-16" Description="当T2事件发生，且此时计数方向为递增时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1D" Authority="RW" Bits="15-14" Description="当T1事件发生，且此时计数方向为递减时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="T1U" Authority="RW" Bits="13-12" Description="当T1事件发生，且此时计数方向为递增时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11-10" Description="当CNT值等于CB，且此时计数方向为递减时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="9-8" Description="当CNT值等于CB，且此时计数方向为递增时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="7-6" Description="当CNT值等于CA，且此时计数方向为递减时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="5-4" Description="当CNT值等于CA，且此时计数方向为递增时，在通道D上做出的波形输出动作定义。
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="PRD" Authority="RW" Bits="3-2" Description="当CNT值等于PRDR时，在通道D上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于PRDR时，计数方向为递减模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="ZRO" Authority="RW" Bits="1-0" Description="当CNT值等于零时，在通道D上做出的波形输出动作定义。
在递增递减模式时，当计数器值等于零时，计数方向为递增模式
0h：不动作（过滤该处理事件）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQTSCR" Authority="RW" Address="0x40059058" Width="32" Description="Action Qualifier T Event Source Selection Register">
|
|||
|
|
<Bit Name="T2SEL" Authority="RW" Bits="7-4" Description="T2事件触发源选择。每个Bit独立控制单独输入源的使能，当多个Bit同时有效时，被使能的输入源通过逻辑或组成T1事件。
0h：SYNCIN5触发
Bit1：EP0
Bit2：EP1
Bit3：EP2
Bit4：EP3
Bit5：EP4
Bit6：EP5
Bit7：EP6" />
|
|||
|
|
<Bit Name="T1SEL" Authority="RW" Bits="3-0" Description="T1事件触发源选择。每个Bit独立控制单独输入源的使能，当多个Bit同时有效时，被使能的输入源通过逻辑或组成T1事件。
Bit0：SYNCIN4触发
Bit1：EP0
Bit2：EP1
Bit3：EP2
Bit4：EP3
Bit5：EP4
Bit6：EP5
Bit7：EP6" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQOSF" Authority="RW" Address="0x4005905c" Width="32" Description="Action Qualifier One Shot Force Register">
|
|||
|
|
<Bit Name="RLDCSF" Authority="RW" Bits="17-16" Description="AQCSF寄存器从Shadow载入到Active的控制。
01b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
10b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
11b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中
00b：立即载入" />
|
|||
|
|
<Bit Name="ACTD" Authority="RW" Bits="14-13" Description="当软件强制输出时，通道D上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="OSTSFD" Authority="RW" Bits="12" Description="在通道D上产生一次性软件强制输出。
0h：对当前位写‘0’无效
1h：产生一次性软件强制输出，此输出状态保持，直到有其他改变通道A输出状态的触发事件发生。" />
|
|||
|
|
<Bit Name="ACTC" Authority="RW" Bits="10-9" Description="当软件强制输出时，通道C上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="OSTSFC" Authority="RW" Bits="8" Description="在通道C上产生一次性软件强制输出。
0h：对当前位写‘0’无效
1h：产生一次性软件强制输出，此输出状态保持，直到有其他改变通道A输出状态的触发事件发生。" />
|
|||
|
|
<Bit Name="ACTB" Authority="RW" Bits="6-5" Description="当软件强制输出时，通道B上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="OSTSFB" Authority="RW" Bits="4" Description="在通道B上产生一次性软件强制输出。
0h：对当前位写‘0’无效
1h：产生一次性软件强制输出，此输出状态保持，直到有其他改变通道A输出状态的触发事件发生。" />
|
|||
|
|
<Bit Name="ACTA" Authority="RW" Bits="2-1" Description="当软件强制输出时，通道A上做出的波形输出动作定义。
0h：保持原来的输出（不动作）
1h：清除输出（低电平）
2h：置位输出（高电平）
3h：反向（翻转）" />
|
|||
|
|
<Bit Name="OSTSFA" Authority="RW" Bits="0" Description="在通道A上产生一次性软件强制输出。
0h：对当前位写‘0’无效
1h：产生一次性软件强制输出，此输出状态保持，直到有其他改变通道A输出状态的触发事件发生。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="AQCSF" Authority="RW" Address="0x40059060" Width="32" Description="Action Qualifier Continuous Force Register">
|
|||
|
|
<Bit Name="CSFD" Authority="RW" Bits="7-6" Description="通过软件对通道D做连续强制赋值。在立即更新模式下，赋值将在配置后下一个TCLK输出。在Shadow模式下，在Shadow更新到Active后的下一个TCLK后输出。对Shadow更新到Active的控制，可以通过AQOSF寄存器中的RLDCSF控制位进行配置。
0h：禁止强制赋值
1h：强制输出低
2h：强制输出高
3h：禁止强制赋值" />
|
|||
|
|
<Bit Name="CSFC" Authority="RW" Bits="5-4" Description="通过软件对通道C做连续强制赋值。在立即更新模式下，赋值将在配置后下一个TCLK输出。在Shadow模式下，在Shadow更新到Active后的下一个TCLK后输出。对Shadow更新到Active的控制，可以通过AQOSF寄存器中的RLDCSF控制位进行配置。
0h：禁止强制赋值
1h：强制输出低
2h：强制输出高
3h：禁止强制赋值" />
|
|||
|
|
<Bit Name="CSFB" Authority="RW" Bits="3-2" Description="通过软件对通道B做连续强制赋值。在立即更新模式下，赋值将在配置后下一个TCLK输出。在Shadow模式下，在Shadow更新到Active后的下一个TCLK后输出。对Shadow更新到Active的控制，可以通过AQOSF寄存器中的RLDCSF控制位进行配置。
0h：禁止强制赋值
1h：强制输出低
2h：强制输出高
3h：禁止强制赋值" />
|
|||
|
|
<Bit Name="CSFA" Authority="RW" Bits="1-0" Description="通过软件对通道A做连续强制赋值。在立即更新模式下，赋值将在配置后下一个TCLK输出。在Shadow模式下，在Shadow更新到Active后的下一个TCLK后输出。对Shadow更新到Active的控制，可以通过AQOSF寄存器中的RLDCSF控制位进行配置。
0h：禁止强制赋值
1h：强制输出低
2h：强制输出高
3h：禁止强制赋值" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="DBLDR" Authority="RW" Address="0x40059064" Width="32" Description="Dead-Band Load Control Register">
|
|||
|
|
<Bit Name="LDPSCMD" Authority="RW" Bits="11-10" Description="Shadow模式下，Active DCKPSC从Shadow载入控制。
00b：不进行载入
01b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
10b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
11b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中" />
|
|||
|
|
<Bit Name="SHDWPSC" Authority="RW" Bits="9" Description="DCKPSC寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="LDDTFMD" Authority="RW" Bits="8-7" Description="Shadow模式下，Active DBDTF从Shadow载入控制。
00b：不进行载入
01b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
10b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
11b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中" />
|
|||
|
|
<Bit Name="SHDWDTF" Authority="RW" Bits="6" Description="DBDTF寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="LDDTRMD" Authority="RW" Bits="5-4" Description="Shadow模式下，Active DBDTR从Shadow载入控制。
00b：不进行载入
01b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
10b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
11b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中" />
|
|||
|
|
<Bit Name="SHDWDTR" Authority="RW" Bits="3" Description="DBDTR寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="CRLDMODE" Authority="RW" Bits="2-1" Description="Shadow模式下，Active DBCR从Shadow载入控制。
00b：不进行载入
01b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
10b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
11b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中" />
|
|||
|
|
<Bit Name="CRSHDWEN" Authority="RW" Bits="0" Description="DBCR寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="DBCR" Authority="RW" Address="0x40059068" Width="32" Description="Dead-Band Control Register">
|
|||
|
|
<Bit Name="CHC_DEDB" Authority="RW" Bits="27" Description="在通道C DBCOUTB上选择死区双沿模式（S6）
0h：不使用死区双沿
1h：使用死区双沿" />
|
|||
|
|
<Bit Name="CHB_DEDB" Authority="RW" Bits="26" Description="在通道B DBCOUTB上选择死区双沿模式（S6）
0h：不使用死区双沿
1h：使用死区双沿" />
|
|||
|
|
<Bit Name="CHA_DEDB" Authority="RW" Bits="25" Description="在通道A DBCOUTB 上选择死区双沿模式（S6）
0h：不使用死区双沿
1h：使用死区双沿" />
|
|||
|
|
<Bit Name="DCKSEL" Authority="RW" Bits="24" Description="半周期时钟使能控制。
0：死区控制延时计数器以TCLK频率工作
1：死区控制延时计数器以HCLK/(DPSC+1)工作" />
|
|||
|
|
<Bit Name="CHC_OUTSWAP" Authority="RW" Bits="23-22" Description="死区输出交换控制。
0h：OUTA=通道A输出，OUTB=通道B输出
1h：OUTA=通道A输出，OUTB=通道A输出
2h：OUTB=通道B输出，OUTB=通道B输出
3h：OUTA=通道B输出，OUTB=通道A输出" />
|
|||
|
|
<Bit Name="CHC_INSEL" Authority="RW" Bits="21-20" Description="延时模块输入选择（S5、S4开关）。在经典死区控制模式下，上升沿延时和下降沿延时都选择同一个输入信号进行处理。
0h：PWMC作为上升沿和下降沿延时处理的输入信号
1h：PWMD作为上升沿延时输入，PWMC作为下降沿延时输入
2h：PWMC作为上升沿延时输入，PWMD作为下降沿延时输入
3h：PWMD作为上升沿和下降沿延时处理的输入信号" />
|
|||
|
|
<Bit Name="CHC_POLARITY" Authority="RW" Bits="19-18" Description="输出极性控制（S3、S2开关）。
0h：通道A和通道B延时输出不反向
1h：通道A的延时输出反向
2h：通道B的延时输出反向
3h：通道A和通道B延时输出全部反向" />
|
|||
|
|
<Bit Name="CHC_OUTSEL" Authority="RW" Bits="17-16" Description="死区输出配置（S1、S0开关）。
0h：禁止死区控制，PWMC和PWMD直接Bypass到斩波控制模块
1h：关闭通道A的上升沿延时，使能通道B的下降沿延时
2h：使能通道A的上升沿延时，关闭通道B的下降沿延时
3h：使能通道A的上升沿延时，使能通道B的下降沿延时" />
|
|||
|
|
<Bit Name="CHB_OUTSWAP" Authority="RW" Bits="15-14" Description="死区输出交换控制。
0h：OUTA=通道A输出，OUTB=通道B输出
1h：OUTA=通道A输出，OUTB=通道A输出
2h：OUTB=通道B输出，OUTB=通道B输出
3h：OUTA=通道B输出，OUTB=通道A输出" />
|
|||
|
|
<Bit Name="CHB_INSEL" Authority="RW" Bits="13-12" Description="延时模块输入选择（S5、S4开关）。
0h：PWMB作为上升沿和下降沿延时处理的输入信号
1h：PWMC作为上升沿延时输入，PWMB作为下降沿延时输入
2h：PWMB作为上升沿延时输入，PWMC作为下降沿延时输入
3h：PWMC作为上升沿和下降沿延时处理的输入信号
在经典死区控制模式下，上升沿延时和下降沿延时始终选择同一个输入信号进行处理。" />
|
|||
|
|
<Bit Name="CHB_POLARITY" Authority="RW" Bits="11-10" Description="输出极性控制（S3、S2开关）。
0h：通道A和通道B延时输出不反向
1h：通道A的延时输出反向
2h：通道B的延时输出反向
3h：通道A和通道B延时输出全部反向" />
|
|||
|
|
<Bit Name="CHB_OUTSEL" Authority="RW" Bits="9-8" Description="死区输出配置（S1、S0开关）。
0h：禁止死区控制，PWMB和PWMC直接Bypass到斩波控制模块
1h：关闭通道A的上升沿延时，使能通道B的下降沿延时
2h：使能通道A的上升沿延时，关闭通道B的下降沿延时
3h：使能通道A的上升沿延时，使能通道B的下降沿延时" />
|
|||
|
|
<Bit Name="CHA_OUTSWAP" Authority="RW" Bits="7-6" Description="死区输出交换控制。
0h：OUTA=通道A输出，OUTB=通道B输出
1h：OUTA=通道B输出，OUTB=通道B输出
2h：OUTA=通道A输出，OUTB=通道A输出
3h：OUTA=通道B输出，OUTB=通道A输出" />
|
|||
|
|
<Bit Name="CHA_INSEL" Authority="RW" Bits="5-4" Description="延时模块输入选择（S5、S4开关）。在经典死区控制模式下，上升沿延时和下降沿延时都选择同一个输入信号进行处理。
0h：PWMA作为上升沿和下降沿延时处理的输入信号
1h：PWMB作为上升沿延时输入，PWMA作为下降沿延时输入
2h：PWMA作为上升沿延时输入，PWMB作为下降沿延时输入
3h：PWMB作为上升沿和下降沿延时处理的输入信号" />
|
|||
|
|
<Bit Name="CHA_POLARITY" Authority="RW" Bits="3-2" Description="输出极性控制（S3、S2开关）。
0h：通道A和通道B延时输出不反向
1h：通道A的延时输出反向
2h：通道B的延时输出反向
3h：通道A和通道B延时输出全部反向" />
|
|||
|
|
<Bit Name="CHA_OUTSEL" Authority="RW" Bits="1-0" Description="死区输出配置（S1、S0开关）。
0h：禁止死区控制，PWMA和PWMB直接Bypass到斩波控制模块
1h：关闭通道A的上升沿延时，使能通道B的下降沿延时
2h：使能通道A的上升沿延时，关闭通道B的下降沿延时
3h：使能通道A的上升沿延时，使能通道B的下降沿延时" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="DPSCR" Authority="RW" Address="0x4005906c" Width="32" Description="Dead-Band Delay Control Clock Prescaler">
|
|||
|
|
<Bit Name="DPSC" Authority="RW" Bits="15-0" Description="时钟分频控制。
DBCLK作为死区控制延时计数器的时钟，可以选择TCLK作为时钟源或者从HCLK分频得到。当DBCR[DCKSEL]选择HCLK的分频时，分频系数通过DPSC设置。
DBCLK的频率：FDBCLK = FHCLK / (DPSC+1)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="DBDTR" Authority="RW" Address="0x40059070" Width="32" Description="Dead-Band Rising Edge Delay Time Regiser">
|
|||
|
|
<Bit Name="DTR" Authority="RW" Bits="15-0" Description="上升沿延时数值
TRED = DTR x TDBCLK" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="DBDTF" Authority="RW" Address="0x40059074" Width="32" Description="Dead-Band Falling Edge Delay Time Regiser">
|
|||
|
|
<Bit Name="DTF" Authority="RW" Bits="15-0" Description="下降沿延时数值
TRED = DTF x TDBCLK" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CPCR" Authority="RW" Address="0x40059078" Width="32" Description="Chop Control Register">
|
|||
|
|
<Bit Name="CHx_CPEN" Authority="RW" Bits="21-16" Description="斩波输出使能控制位。
0b：禁止当前通道斩波输出
1b：开启当前通道斩波输出" />
|
|||
|
|
<Bit Name="CASEL" Authority="RW" Bits="15-14" Description="载波信号源选择控制位。
0h：EPT内部产生载波
1h：TIN的输入
其他：保留" />
|
|||
|
|
<Bit Name="CDUTY" Authority="RW" Bits="13-11" Description="载波的占空比设置。
0h：禁止载波
1h：Duty = 7/8
2h：Duty = 6/8
……..
6h：Duty = 2/8
7h：Duty = 1/8" />
|
|||
|
|
<Bit Name="CDIV" Authority="RW" Bits="10-7" Description="载波频率设置。载波的频率设置基于PCLK的8倍分频进行设置。
Fchop = PCLK / ((CDIV+1) x 8)" />
|
|||
|
|
<Bit Name="OSPWTH" Authority="RW" Bits="6-2" Description="首脉冲宽度设置。首脉冲的宽度可以配置为载波周期的整数倍。当该控制位设为零时，所有脉冲宽度均由CDIV和CDUTY配置。
Twidth = Tchop x OSPWTH （Tchop为一个载波的周期时间）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMSRC" Authority="RW" Address="0x4005907c" Width="32" Description="Emergency Condition Input Config Register1">
|
|||
|
|
<Bit Name="EP7_SEL" Authority="RW" Bits="31-28" Description="" />
|
|||
|
|
<Bit Name="EP6_SEL" Authority="RW" Bits="27-24" Description="" />
|
|||
|
|
<Bit Name="EP5_SEL" Authority="RW" Bits="23-20" Description="" />
|
|||
|
|
<Bit Name="EP4_SEL" Authority="RW" Bits="19-16" Description="" />
|
|||
|
|
<Bit Name="EP3_SEL" Authority="RW" Bits="15-12" Description="" />
|
|||
|
|
<Bit Name="EP2_SEL" Authority="RW" Bits="11-8" Description="" />
|
|||
|
|
<Bit Name="EP1_SEL" Authority="RW" Bits="7-4" Description="" />
|
|||
|
|
<Bit Name="EP0_SEL" Authority="RW" Bits="3-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMSRC2" Authority="RW" Address="0x40059080" Width="32" Description="Emergency Condition Input Config Register2">
|
|||
|
|
<Bit Name="ORL1_EP7" Authority="RW" Bits="23" Description="多路EP的逻辑OR输出作为EPx中的可选一路输入信号(ORL1)。
0h：屏蔽当前EP通道作为OR输入
1h：使能当前EP通道作为OR输入" />
|
|||
|
|
<Bit Name="ORL1_EP6" Authority="RW" Bits="22" Description="" />
|
|||
|
|
<Bit Name="ORL1_EP5" Authority="RW" Bits="21" Description="" />
|
|||
|
|
<Bit Name="ORL1_EP4" Authority="RW" Bits="20" Description="" />
|
|||
|
|
<Bit Name="ORL1_EP3" Authority="RW" Bits="19" Description="" />
|
|||
|
|
<Bit Name="ORL1_EP2" Authority="RW" Bits="18" Description="" />
|
|||
|
|
<Bit Name="ORL1_EP1" Authority="RW" Bits="17" Description="" />
|
|||
|
|
<Bit Name="ORL1_EP0" Authority="RW" Bits="16" Description="" />
|
|||
|
|
<Bit Name="FLT_PACE1" Authority="RW" Bits="15-12" Description="" />
|
|||
|
|
<Bit Name="FLT_PACE0" Authority="RW" Bits="11-8" Description="EP4、EP5、EP6和EP7的数字去抖滤波检查周期数。
0h：1个周期
1h：2个周期
2h：3个周期
3h：4个周期" />
|
|||
|
|
<Bit Name="ORL0_EP7" Authority="RW" Bits="7" Description="多路EP的逻辑OR输出作为EPx中的可选一路输入信号(ORL0)。
0h：屏蔽当前EP通道作为OR输入
1h：使能当前EP通道作为OR输入" />
|
|||
|
|
<Bit Name="ORL0_EP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="ORL0_EP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="ORL0_EP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="ORL0_EP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="ORL0_EP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="ORL0_EP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="ORL0_EP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMPOL" Authority="RW" Address="0x40059084" Width="32" Description="Emergency Condition Input Poloarity Register">
|
|||
|
|
<Bit Name="EBIx_POL(x=0~4)" Authority="RW" Bits="4-0" Description="EBIx的输入有效极性选择控制。
0h：高电平有效
1h：低电平有效

当EBIx作为异常处理输入时，以电平方式工作。当EBIx作为事件触发源时，设置为高电压有效时，即上升沿触发；设置为低电平有效时，即下降沿触发。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMECR" Authority="RW" Address="0x40059088" Width="32" Description="Emergency Condition Enable Register">
|
|||
|
|
<Bit Name="EOM_FAULT" Authority="RW" Bits="30" Description="外部晶振错误触发硬锁止控制位。（需要同时使能外部晶振监测功能）
0h：禁止当前事件触发硬锁止
1h：使能当前事件触发硬锁止" />
|
|||
|
|
<Bit Name="MEM_FAULT" Authority="RW" Bits="29" Description="MEM错误触发硬锁止控制位。（需要同时使能SRAM或者Flash校验功能）
0h：禁止当前事件触发硬锁止
1h：使能当前事件触发硬锁止" />
|
|||
|
|
<Bit Name="CPU_FAULT" Authority="RW" Bits="28" Description="CPU错误触发硬锁止控制位。
0h：禁止当前事件触发硬锁止
1h：使能当前事件触发硬锁止" />
|
|||
|
|
<Bit Name="EMASYNC" Authority="RW" Bits="26" Description="EP端口同步设置控制位。
0h：使能同步
1h：禁止同步" />
|
|||
|
|
<Bit Name="SLCLRMD" Authority="RW" Bits="25-24" Description="软锁止清除条件设置。当CNT值等于设置值，且软锁止不再触发时，硬件自动清除软锁止状态和标志位。
00h：CNT = ZRO时，清除软锁止
01h：CNT = PRD时，清除软锁止
10h：CNT = ZRO或CNT = PRD时，清除软锁止
11h：不自动清除软锁止，必须通过软件清除" />
|
|||
|
|
<Bit Name="OSRLDMD" Authority="RW" Bits="23-22" Description="Shadow模式下，Active EMOSR从Shadow载入控制。
00b：不进行载入
01b：当CNT=ZRO时，Shadow寄存器载入到Active寄存器中
10b：当CNT=PRD时，Shadow寄存器载入到Active寄存器中
11b：当CNT=ZRO或者PRD时，Shadow寄存器载入到Active寄存器中" />
|
|||
|
|
<Bit Name="OSRSHDW" Authority="RW" Bits="21" Description="EMOSR寄存器的Shadow功能使能控制。
0h：Immediate模式
1h：Shadow模式" />
|
|||
|
|
<Bit Name="EP7_LCKMD" Authority="RW" Bits="15-14" Description="EPx端触发锁止模式控制。
0h：禁止当前EPx触发锁止
1h：使能当前EPx触发软锁止
2h：使能当前EPx触发硬锁止
3h：禁止当前EPx触发锁止" />
|
|||
|
|
<Bit Name="EP6_LCKMD" Authority="RW" Bits="13-12" Description="" />
|
|||
|
|
<Bit Name="EP5_LCKMD" Authority="RW" Bits="11-10" Description="" />
|
|||
|
|
<Bit Name="EP4_LCKMD" Authority="RW" Bits="9-8" Description="" />
|
|||
|
|
<Bit Name="EP3_LCKMD" Authority="RW" Bits="7-6" Description="" />
|
|||
|
|
<Bit Name="EP2_LCKMD" Authority="RW" Bits="5-4" Description="" />
|
|||
|
|
<Bit Name="EP1_LCKMD" Authority="RW" Bits="3-2" Description="" />
|
|||
|
|
<Bit Name="EP0_LCKMD" Authority="RW" Bits="1-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMOSR" Authority="RW" Address="0x4005908c" Width="32" Description="Emergency Condition Output Status Set Register1">
|
|||
|
|
<Bit Name="EM_COCY" Authority="RW" Bits="13-12" Description="当发生EP触发的软锁止或者硬锁止时，在CHCY通道上的输出状态设置。
0h：高阻态
1h：高电平
2h：低电平
3h：不做处理" />
|
|||
|
|
<Bit Name="EM_COBY" Authority="RW" Bits="11-10" Description="当发生EP触发的软锁止或者硬锁止时，在CHBY通道上的输出状态设置。
0h：高阻态
1h：高电平
2h：低电平
3h：不做处理" />
|
|||
|
|
<Bit Name="EM_COAY" Authority="RW" Bits="9-8" Description="当发生EP触发的软锁止或者硬锁止时，在CHAY通道上的输出状态设置。
0h：高阻态
1h：高电平
2h：低电平
3h：不做处理" />
|
|||
|
|
<Bit Name="EM_COD" Authority="RW" Bits="7-6" Description="当发生EP触发的软锁止或者硬锁止时，在CHD通道上的输出状态设置。
0h：高阻态
1h：高电平
2h：低电平
3h：不做处理" />
|
|||
|
|
<Bit Name="EM_COCX" Authority="RW" Bits="5-4" Description="当发生EP触发的软锁止或者硬锁止时，在CHCX通道上的输出状态设置。
0h：高阻态
1h：高电平
2h：低电平
3h：不做处理" />
|
|||
|
|
<Bit Name="EM_COBX" Authority="RW" Bits="3-2" Description="当发生EP触发的软锁止或者硬锁止时，在CHBX通道上的输出状态设置。
0h：高阻态
1h：高电平
2h：低电平
3h：不做处理" />
|
|||
|
|
<Bit Name="EM_COAX" Authority="RW" Bits="1-0" Description="当发生EP触发的软锁止或者硬锁止时，在CHAX通道上的输出状态设置。
0h：高阻态
1h：高电平
2h：低电平
3h：不做处理" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMSLSR" Authority="RW" Address="0x40059094" Width="32" Description="Emergency Condition Soft-lock Status Register">
|
|||
|
|
<Bit Name="EP7" Authority="RO" Bits="7" Description="EPx触发的软锁止状态标志。
0h：软锁止未触发
1h：软锁止已触发" />
|
|||
|
|
<Bit Name="EP6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMSLCLR" Authority="RW" Address="0x40059098" Width="32" Description="Emergency Condition Soft-lock Clear Register">
|
|||
|
|
<Bit Name="" Authority="" Bits="31-30" Description="" />
|
|||
|
|
<Bit Name="EP7" Authority="RW" Bits="7" Description="软件清除EPx触发的软锁止状态标志。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="EP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMHLSR" Authority="RW" Address="0x4005909c" Width="32" Description="Emergency Condition Hard-lock Status Register">
|
|||
|
|
<Bit Name="EOM_FAULT" Authority="RO" Bits="10" Description="EOM FAULT事件触发的硬锁止状态位。
0h：硬锁止未触发
1h：硬锁止已触发" />
|
|||
|
|
<Bit Name="MEM_FAULT" Authority="RO" Bits="9" Description="MEM FAULT事件触发的硬锁止状态位。
0h：硬锁止未触发
1h：硬锁止已触发" />
|
|||
|
|
<Bit Name="CPU_FAULT" Authority="RO" Bits="8" Description="CPU FAULT事件触发的硬锁止状态位。
0h：硬锁止未触发
1h：硬锁止已触发" />
|
|||
|
|
<Bit Name="EP7" Authority="RO" Bits="7" Description="EPx触发的硬锁止状态标志。
0h：硬锁止未触发
1h：硬锁止已触发" />
|
|||
|
|
<Bit Name="EP6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMHLCLR" Authority="RW" Address="0x400590a0" Width="32" Description="Emergency Condition Hard-lock Clear Register">
|
|||
|
|
<Bit Name="" Authority="" Bits="31-30" Description="" />
|
|||
|
|
<Bit Name="EOM_FAULT" Authority="RW" Bits="10" Description="软件清除EOM FAULT事件触发的硬锁止状态位。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="MEM_FAULT" Authority="RW" Bits="9" Description="软件清除MEM FAULT事件触发的硬锁止状态位。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="CPU_FAULT" Authority="RW" Bits="8" Description="软件清除CPU FAULT事件触发的硬锁止状态位。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="EP7" Authority="RW" Bits="7" Description="软件清除EPx触发的硬锁止状态标志。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="EP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMFRCR" Authority="RW" Address="0x400590a4" Width="32" Description="Emergency Condition Software Force Register">
|
|||
|
|
<Bit Name="FRC_EP7" Authority="RW" Bits="7" Description="软件触发EPx事件。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：触发EPx事件，置高标志位" />
|
|||
|
|
<Bit Name="FRC_EP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="FRC_EP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="FRC_EP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="FRC_EP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="FRC_EP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="FRC_EP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="FRC_EP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMRISR" Authority="RW" Address="0x400590a8" Width="32" Description="Emergency Condition Raw Interrupt Status Register">
|
|||
|
|
<Bit Name="EOM_FAULT" Authority="RO" Bits="10" Description="EOM_FAULT事件触发的异常事件中断原始标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="MEM_FAULT" Authority="RO" Bits="9" Description="MEM_FAULT事件触发的异常事件中断原始标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="CPU_FAULT" Authority="RO" Bits="8" Description="CPU_FAULT事件触发的异常事件中断原始标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="EP7" Authority="RO" Bits="7" Description="EPx事件触发的异常事件中断原始标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="EP6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMMISR" Authority="RW" Address="0x400590ac" Width="32" Description="Emergency Condition Masked Interrupt Status Register">
|
|||
|
|
<Bit Name="EOM_FAULT" Authority="RO" Bits="10" Description="EOM_FAULT事件触发的异常事件中断标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="MEM_FAULT" Authority="RO" Bits="9" Description="MEM_FAULT事件触发的异常事件中断标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="CPU_FAULT" Authority="RO" Bits="8" Description="CPU_FAULT事件触发的异常事件中断标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="EP7" Authority="RO" Bits="7" Description="EPx事件触发的异常事件中断标志位。
0h：无中断请求发生
1h：中断请求发生" />
|
|||
|
|
<Bit Name="EP6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMIMCR" Authority="RW" Address="0x400590b0" Width="32" Description="Emergency Condition Interrupt Masking Control Register">
|
|||
|
|
<Bit Name="EOM_FAULT" Authority="RW" Bits="10" Description="EOM FAULT事件触发的异常中断使能控制。
0h：禁止对CPU发起中断请求
1h：允许对CPU发起中断请求" />
|
|||
|
|
<Bit Name="MEM_FAULT" Authority="RW" Bits="9" Description="MEM FAULT事件触发的异常中断使能控制。
0h：禁止对CPU发起中断请求
1h：允许对CPU发起中断请求" />
|
|||
|
|
<Bit Name="CPU_FAULT" Authority="RW" Bits="8" Description="CPU FAULT事件触发的异常中断使能控制。
0h：禁止对CPU发起中断请求
1h：允许对CPU发起中断请求" />
|
|||
|
|
<Bit Name="EP7" Authority="RW" Bits="7" Description="EPx事件触发的异常中断使能控制。
0h：禁止对CPU发起中断请求
1h：允许对CPU发起中断请求" />
|
|||
|
|
<Bit Name="EP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EMICR" Authority="RW" Address="0x400590b4" Width="32" Description="Emergency Condition Interrupt Clear Register">
|
|||
|
|
<Bit Name="EOM_FAULT" Authority="RW" Bits="10" Description="软件清除EOM FAULT事件触发的中断标志。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="MEM_FAULT" Authority="RW" Bits="9" Description="软件清除MEM FAULT事件触发的中断标志。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="CPU_FAULT" Authority="RW" Bits="8" Description="软件清除CPU FAULT事件触发的中断标志。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="EP7" Authority="RW" Bits="7" Description="软件清除EPx事件触发的中断标志。
0h：对当前控制位写‘0’无效，读取时总返回‘0’
1h：清除当前标志位" />
|
|||
|
|
<Bit Name="EP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="EP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="EP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="EP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="EP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="EP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="EP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TRGFTCR" Authority="RW" Address="0x400590b8" Width="32" Description="Digital Compare Filter Control Register">
|
|||
|
|
<Bit Name="CROSSMD" Authority="RW" Bits="7" Description="允许滤波窗跨越窗口对齐点。
缺省条件下，当滤波窗在Align条件满足时若任然有效，将跨过窗口对齐点，一直持续到窗口计数器溢出。当禁止跨周期时，在Align条件满足时，窗口计数器将被停止。
0h：禁止对齐点跨窗口
1h：允许对齐点跨窗口" />
|
|||
|
|
<Bit Name="ALIGNMD" Authority="RW" Bits="6-5" Description="窗口对齐模式选择。当对齐模式条件满足时，OFFSET将被重置；但窗口宽度将根据CORSSMD设置进行调整。
0h：CNT=ZRO
1h：CNT=PRD
2h：CNT=PRD or CNT=ZRO
3h：T1事件" />
|
|||
|
|
<Bit Name="BLKINV" Authority="RW" Bits="4" Description="窗口使能反转控制。
0h：窗口不反转，窗口有效区间禁止滤波输入
1h：窗口反转，窗口有效区间使能滤波输入" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="2-0" Description="滤波模块的输入信号选择。
0h：禁止滤波
1h：使能SYNCIN0滤波
2h：使能SYNCIN1滤波
3h：使能SYNCIN2滤波
4h：使能SYNCIN3滤波
5h：使能SYNCIN4滤波
6h：使能SYNCIN5滤波
7h：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="TRGFTWR" Authority="RW" Address="0x400590bc" Width="32" Description="Digital Compare Filter Window Register">
|
|||
|
|
<Bit Name="WINDOW" Authority="RW" Bits="31-16" Description="滤波窗的宽度设置。
此16bit控制位定义了滤波窗的宽度，窗口宽度是基于TCLK的计数值。当OFFSET计数器溢出时，WINDOW计数器被重置，并开始计数直到溢出。当OFFSET计数器溢出，但WINDOW状态已经激活时，WINDOW计数器不会重置。在应用时必须注意此条件的设置。" />
|
|||
|
|
<Bit Name="OFFSET" Authority="RW" Bits="15-0" Description="滤波窗的OFFSET设置。
此16bit控制位定义了从窗口参考起始位置开始计数多少个TCLK后，开始有效的滤波窗口。参考位置的定义，在TRGFTCR[ALIGNMD]控制位中进行选择。OFFSET的Shadow寄存器在ALIGNMD指定的条件满足时，载入到Active寄存器中，并重新开始计数。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EVTRG" Authority="RW" Address="0x400590c0" Width="32" Description="Event Generation Control Register">
|
|||
|
|
<Bit Name="CNT3INITFRC" Authority="RW" Bits="27" Description="TRGEV3CNT软件触发更新
0h：无效
1h：EVCNT3INIT内容更新到EVCNT3中" />
|
|||
|
|
<Bit Name="CNT2INITFRC" Authority="RW" Bits="26" Description="TRGEV2CNT软件触发更新
0h：无效
1h：EVCNT2INIT内容更新到EVCNT2中" />
|
|||
|
|
<Bit Name="CNT1INITFRC" Authority="RW" Bits="25" Description="TRGEV1CNT软件触发更新
0h：无效
1h：EVCNT1INIT内容更新到EVCNT1中" />
|
|||
|
|
<Bit Name="CNT0INITFRC" Authority="RW" Bits="24" Description="TRGEV0CNT软件触发更新
0h：无效
1h：EVCNT0INIT内容更新到EVCNT0中" />
|
|||
|
|
<Bit Name="TRG3OE" Authority="RW" Bits="23" Description="外部触发端口TRGOUT3使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG2OE" Authority="RW" Bits="22" Description="外部触发端口TRGOUT2使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG1OE" Authority="RW" Bits="21" Description="外部触发端口TRGOUT1使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG0OE" Authority="RW" Bits="20" Description="外部触发端口TRGOUT0使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="CNT3INITEN" Authority="RW" Bits="19" Description="TRGEV3CNT寄存器更新模式控制
0h：无效
1h：TRGEV3CNT在发生LOAD事件触发时，或者EV3CNTINITFRC控制位软件写入‘1’时，EV3CNTINIT的内容更新到EV3CNT中。" />
|
|||
|
|
<Bit Name="CNT2INITEN" Authority="RW" Bits="18" Description="TRGEV2CNT寄存器更新模式控制
0h：无效
1h：TRGEV2CNT在发生LOAD事件触发时，或者EV2CNTINITFRC控制位软件写入‘1’时，EV2CNTINIT的内容更新到EV2CNT中。" />
|
|||
|
|
<Bit Name="CNT1INITEN" Authority="RW" Bits="17" Description="TRGEV1CNT寄存器更新模式控制
0h：无效
1h：TRGEV1CNT在发生LOAD事件触发时，或者EV1CNTINITFRC控制位软件写入‘1’时，EV1CNTINIT的内容更新到EV1CNT中。" />
|
|||
|
|
<Bit Name="CNT0INITEN" Authority="RW" Bits="16" Description="TRGEV0CNT寄存器更新模式控制
0h：无效
1h：TRGEV0CNT在发生LOAD事件触发时，或者EV0CNTINITFRC控制位软件写入‘1’时，EV0CNTINIT的内容更新到EV0CNT中。" />
|
|||
|
|
<Bit Name="TRG3SEL" Authority="RW" Bits="15-12" Description="TRGEV3事件的触发源选择。
0000：禁止TRGSRC触发输出
0001：当 CNT = ZRO 产生TRGx事件
0010：当 CNT = PRD 产生TRGx事件
0011：当 CNT = ZRO or CNT = PRD 产生TRGx事件
0100：当 CNT = CMPA 且计数方向为递增时，产生TRGx事件
0101：当 CNT = CMPA 且计数方向为递减时，产生TRGx事件
0110：当 CNT = CMPB 且计数方向为递增时，产生TRGx事件
0111：当 CNT = CMPB 且计数方向为递减时，产生TRGx事件
1000：当 CNT = CMPC 且计数方向为递增时，产生TRGx事件
1001：当 CNT = CMPC 且计数方向为递减时，产生TRGx事件
1010：当 CNT = CMPD 且计数方向为递增时，产生TRGx事件
1011：当 CNT = CMPD 且计数方向为递减时，产生TRGx事件
1100：Period End
1101：PE0 event
1110：PE1 event
1111：PE2 event" />
|
|||
|
|
<Bit Name="TRG2SEL" Authority="RW" Bits="11-8" Description="TRGEV2事件的触发源选择。
0000：禁止TRGSRC触发输出
0001：当 CNT = ZRO 产生TRGx事件
0010：当 CNT = PRD 产生TRGx事件
0011：当 CNT = ZRO or CNT = PRD 产生TRGx事件
0100：当 CNT = CMPA 且计数方向为递增时，产生TRGx事件
0101：当 CNT = CMPA 且计数方向为递减时，产生TRGx事件
0110：当 CNT = CMPB 且计数方向为递增时，产生TRGx事件
0111：当 CNT = CMPB 且计数方向为递减时，产生TRGx事件
1000：当 CNT = CMPC 且计数方向为递增时，产生TRGx事件
1001：当 CNT = CMPC 且计数方向为递减时，产生TRGx事件
1010：当 CNT = CMPD 且计数方向为递增时，产生TRGx事件
1011：当 CNT = CMPD 且计数方向为递减时，产生TRGx事件
1100：Period End
1101：PE0 event
1110：PE1 event
1111：PE2 event" />
|
|||
|
|
<Bit Name="TRG1SEL" Authority="RW" Bits="7-4" Description="TRGEV1事件的触发源选择。
0000：禁止TRGSRC触发输出
0001：当 CNT = ZRO 产生TRGx事件
0010：当 CNT = PRD 产生TRGx事件
0011：当 CNT = ZRO or CNT = PRD 产生TRGx事件
0100：当 CNT = CMPA 且计数方向为递增时，产生TRGx事件
0101：当 CNT = CMPA 且计数方向为递减时，产生TRGx事件
0110：当 CNT = CMPB 且计数方向为递增时，产生TRGx事件
0111：当 CNT = CMPB 且计数方向为递减时，产生TRGx事件
1000：当 CNT = CMPC 且计数方向为递增时，产生TRGx事件
1001：当 CNT = CMPC 且计数方向为递减时，产生TRGx事件
1010：当 CNT = CMPD 且计数方向为递增时，产生TRGx事件
1011：当 CNT = CMPD 且计数方向为递减时，产生TRGx事件
1100：ExtSync通道
1101：PE0 event
1110：PE1 event
1111：PE2 event" />
|
|||
|
|
<Bit Name="TRG0SEL" Authority="RW" Bits="3-0" Description="TRGEV0事件的触发源选择。
0000：禁止TRGSRC触发输出
0001：当 CNT = ZRO 产生TRGx事件
0010：当 CNT = PRD 产生TRGx事件
0011：当 CNT = ZRO or CNT = PRD 产生TRGx事件
0100：当 CNT = CMPA 且计数方向为递增时，产生TRGx事件
0101：当 CNT = CMPA 且计数方向为递减时，产生TRGx事件
0110：当 CNT = CMPB 且计数方向为递增时，产生TRGx事件
0111：当 CNT = CMPB 且计数方向为递减时，产生TRGx事件
1000：当 CNT = CMPC 且计数方向为递增时，产生TRGx事件
1001：当 CNT = CMPC 且计数方向为递减时，产生TRGx事件
1010：当 CNT = CMPD 且计数方向为递增时，产生TRGx事件
1011：当 CNT = CMPD 且计数方向为递减时，产生TRGx事件
1100：ExtSync通道
1101：PE0 event
1110：PE1 event
1111：PE2 event" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EVPS" Authority="RW" Address="0x400590c4" Width="32" Description="Event Counter Prescaler">
|
|||
|
|
<Bit Name="TRGEV3CNT" Authority="RO" Bits="31-28" Description="TRGEV3事件计数器值。
读取时，返回当前事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV2CNT" Authority="RO" Bits="27-24" Description="TRGEV2事件计数器值。
读取时，返回当前事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV1CNT" Authority="RO" Bits="23-20" Description="TRGEV1事件计数器值。
读取时，返回当前事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV0CNT" Authority="RO" Bits="19-16" Description="TRGEV0事件计数器值。
读取时，返回当前事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV3PRD" Authority="RW" Bits="15-12" Description="TRGEV3事件计数的周期设置。
当TRGEV3事件发生次数满足周期时，才产生TRGEV3触发事件" />
|
|||
|
|
<Bit Name="TRGEV2PRD" Authority="RW" Bits="11-8" Description="TRGEV2事件计数的周期设置。
当TRGEV2事件发生次数满足周期时，才产生TRGEV2触发事件" />
|
|||
|
|
<Bit Name="TRGEV1PRD" Authority="RW" Bits="7-4" Description="TRGEV1事件计数的周期设置。
当TRGEV1事件发生次数满足周期时，才产生TRGEV1触发事件" />
|
|||
|
|
<Bit Name="TRGEV0PRD" Authority="RW" Bits="3-0" Description="TRGEV0事件计数的周期设置。
当TRGEV0事件发生次数满足周期时，才产生TRGEV0触发事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EVCNTINIT" Authority="RW" Address="0x400590c8" Width="32" Description="Event Counter Initial Value">
|
|||
|
|
<Bit Name="CNT3INIT" Authority="RW" Bits="15-12" Description="TRGEV3CNT计数器的初始化值设置。
当EVTRG[CNT3INITEN]控制位有效时，CNT3INIT的值将在触发条件满足时(LOAD事件)，或EVTRG[CNT3INITFRC]软件置位时，被载入到TRGEV3CNT寄存器中。" />
|
|||
|
|
<Bit Name="CNT2INIT" Authority="RW" Bits="11-8" Description="TRGEV2CNT计数器的初始化值设置。
当EVTRG[CNT2INITEN]控制位有效时，CNT2INIT的值将在触发条件满足时(LOAD事件)，或EVTRG[CNT2INITFRC]软件置位时，被载入到TRGEV2CNT寄存器中。" />
|
|||
|
|
<Bit Name="CNT1INIT" Authority="RW" Bits="7-4" Description="TRGEV1CNT计数器的初始化值设置。
当EVTRG[CNT1INITEN]控制位有效时，CNT1INIT的值将在触发条件满足时(LOAD事件)，或EVTRG[CNT1INITFRC]软件置位时，被载入到TRGEV1CNT寄存器中。" />
|
|||
|
|
<Bit Name="CNT0INIT" Authority="RW" Bits="3-0" Description="TRGEV0CNT计数器的初始化值设置。
当EVTRG[CNT0INITEN]控制位有效时，CNT0INIT的值将在触发条件满足时(LOAD事件)，或EVTRG[CNT0INITFRC]软件置位时，被载入到TRGEV0CNT寄存器中。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="EVSWF" Authority="RW" Address="0x400590cc" Width="32" Description="Event Counter Software Trigger Register">
|
|||
|
|
<Bit Name="EV3SWF" Authority="RW" Bits="3" Description="软件产生一次EV3的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV2SWF" Authority="RW" Bits="2" Description="软件产生一次EV2的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV1SWF" Authority="RW" Bits="1" Description="软件产生一次EV1的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV0SWF" Authority="RW" Bits="0" Description="软件产生一次EV0的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RISR" Authority="RW" Address="0x400590d0" Width="32" Description="Raw Interrupt Status Register">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="16" Description="周期结束中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CDD" Authority="RO" Bits="15" Description="递减阶段CNT = CMPD中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CDU" Authority="RO" Bits="14" Description="递增阶段CNT = CMPD中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CCD" Authority="RO" Bits="13" Description="递减阶段CNT = CMPC中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CCU" Authority="RO" Bits="12" Description="递增阶段CNT = CMPC中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBD" Authority="RO" Bits="11" Description="递减阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CBU" Authority="RO" Bits="10" Description="递增阶段CNT = CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAD" Authority="RO" Bits="9" Description="递减阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAU" Authority="RO" Bits="8" Description="递增阶段CNT = CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD3" Authority="RO" Bits="7" Description="Capture Load to CMPD中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD2" Authority="RO" Bits="6" Description="Capture Load to CMPC中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RO" Bits="5" Description="Capture Load to CMPB中断请求原始标志状态" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RO" Bits="4" Description="Capture Load to CMPA中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV3" Authority="RO" Bits="3" Description="TRGEV3中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV2" Authority="RO" Bits="2" Description="TRGEV2中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RO" Bits="1" Description="TRGEV1中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RO" Bits="0" Description="TRGEV0中断请求原始标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="MISR" Authority="RW" Address="0x400590d4" Width="32" Description="Masked Interrupt Status Register">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="16" Description="周期结束中断请求标志状态" />
|
|||
|
|
<Bit Name="CDD" Authority="RO" Bits="15" Description="递减阶段CNT = CMPD中断请求标志状态" />
|
|||
|
|
<Bit Name="CDU" Authority="RO" Bits="14" Description="递增阶段CNT = CMPD中断请求标志状态" />
|
|||
|
|
<Bit Name="CCD" Authority="RO" Bits="13" Description="递减阶段CNT = CMPC中断请求标志状态" />
|
|||
|
|
<Bit Name="CCU" Authority="RO" Bits="12" Description="递增阶段CNT = CMPC中断请求标志状态" />
|
|||
|
|
<Bit Name="CBD" Authority="RO" Bits="11" Description="递减阶段CNT = CMPB中断请求标志状态" />
|
|||
|
|
<Bit Name="CBU" Authority="RO" Bits="10" Description="递增阶段CNT = CMPB中断请求标志状态" />
|
|||
|
|
<Bit Name="CAD" Authority="RO" Bits="9" Description="递减阶段CNT = CMPA中断请求标志状态" />
|
|||
|
|
<Bit Name="CAU" Authority="RO" Bits="8" Description="递增阶段CNT = CMPA中断请求标志状态" />
|
|||
|
|
<Bit Name="CAP_LD3" Authority="RO" Bits="7" Description="Capture Load to CMPD中断请求标志状态" />
|
|||
|
|
<Bit Name="CAP_LD2" Authority="RO" Bits="6" Description="Capture Load to CMPC中断请求标志状态" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RO" Bits="5" Description="Capture Load to CMPB中断请求标志状态" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RO" Bits="4" Description="Capture Load to CMPA中断请求标志状态" />
|
|||
|
|
<Bit Name="TRGEV3" Authority="RO" Bits="3" Description="TRGEV3中断请求标志状态" />
|
|||
|
|
<Bit Name="TRGEV2" Authority="RO" Bits="2" Description="TRGEV2中断请求标志状态" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RO" Bits="1" Description="TRGEV1中断请求标志状态" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RO" Bits="0" Description="TRGEV0中断请求标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="IMCR" Authority="RW" Address="0x400590d8" Width="32" Description="Interrupt Masking Control Register">
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="16" Description="周期结束中断中断使能控制位。" />
|
|||
|
|
<Bit Name="CDD" Authority="RW" Bits="15" Description="递减阶段CNT = CMPD中断使能控制位。" />
|
|||
|
|
<Bit Name="CDU" Authority="RW" Bits="14" Description="递增阶段CNT = CMPD中断使能控制位。" />
|
|||
|
|
<Bit Name="CCD" Authority="RW" Bits="13" Description="递减阶段CNT = CMPC中断使能控制位。" />
|
|||
|
|
<Bit Name="CCU" Authority="RW" Bits="12" Description="递增阶段CNT = CMPC中断使能控制位。" />
|
|||
|
|
<Bit Name="CBD" Authority="RW" Bits="11" Description="递减阶段CNT = CMPB中断使能控制位。" />
|
|||
|
|
<Bit Name="CBU" Authority="RW" Bits="10" Description="递增阶段CNT = CMPB中断使能控制位。" />
|
|||
|
|
<Bit Name="CAD" Authority="RW" Bits="9" Description="递减阶段CNT = CMPA中断使能控制位。" />
|
|||
|
|
<Bit Name="CAU" Authority="RW" Bits="8" Description="递增阶段CNT = CMPA中断使能控制位。" />
|
|||
|
|
<Bit Name="CAP_LD3" Authority="RW" Bits="7" Description="Capture Load to CMPD中断使能控制位。" />
|
|||
|
|
<Bit Name="CAP_LD2" Authority="RW" Bits="6" Description="Capture Load to CMPC中断使能控制位。" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RW" Bits="5" Description="Capture Load to CMPB中断使能控制位。" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RW" Bits="4" Description="Capture Load to CMPA中断使能控制位。" />
|
|||
|
|
<Bit Name="TRGEV3" Authority="RW" Bits="3" Description="TRGEV3中断使能控制位。" />
|
|||
|
|
<Bit Name="TRGEV2" Authority="RW" Bits="2" Description="TRGEV2中断使能控制位。" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RW" Bits="1" Description="TRGEV1中断使能控制位。" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="0" Description="TRGEV0中断使能控制位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="ICR" Authority="RW" Address="0x400590dc" Width="32" Description="Interrupt Clear Register">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="16" Description="周期结束中断中断清除。" />
|
|||
|
|
<Bit Name="CDD" Authority="RO" Bits="15" Description="递减阶段CNT = CMPD中断清除。" />
|
|||
|
|
<Bit Name="CDU" Authority="RO" Bits="14" Description="递增阶段CNT = CMPD中断清除。" />
|
|||
|
|
<Bit Name="CCD" Authority="RO" Bits="13" Description="递减阶段CNT = CMPC中断清除。" />
|
|||
|
|
<Bit Name="CCU" Authority="RO" Bits="12" Description="递增阶段CNT = CMPC中断清除。" />
|
|||
|
|
<Bit Name="CBD" Authority="RO" Bits="11" Description="递减阶段CNT = CMPB中断清除。" />
|
|||
|
|
<Bit Name="CBU" Authority="RO" Bits="10" Description="递增阶段CNT = CMPB中断清除。" />
|
|||
|
|
<Bit Name="CAD" Authority="RO" Bits="9" Description="递减阶段CNT = CMPA中断清除。" />
|
|||
|
|
<Bit Name="CAU" Authority="RO" Bits="8" Description="递增阶段CNT = CMPA中断清除。" />
|
|||
|
|
<Bit Name="CAP_LD3" Authority="RO" Bits="7" Description="Capture Load to CMPD中断清除。" />
|
|||
|
|
<Bit Name="CAP_LD2" Authority="RO" Bits="6" Description="Capture Load to CMPC中断清除。" />
|
|||
|
|
<Bit Name="CAP_LD1" Authority="RO" Bits="5" Description="Capture Load to CMPB中断清除。" />
|
|||
|
|
<Bit Name="CAP_LD0" Authority="RO" Bits="4" Description="Capture Load to CMPA中断清除。" />
|
|||
|
|
<Bit Name="TRGEV3" Authority="RO" Bits="3" Description="TRGEV3中断清除。" />
|
|||
|
|
<Bit Name="TRGEV2" Authority="RO" Bits="2" Description="TRGEV2中断清除。" />
|
|||
|
|
<Bit Name="TRGEV1" Authority="RO" Bits="1" Description="TRGEV1中断清除。" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RO" Bits="0" Description="TRGEV0中断清除。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="PROT" Authority="RW" Address="0x400590e8" Width="32" Description="Protection Register">
|
|||
|
|
<Bit Name="WRKEY" Authority="RW" Bits="31-16" Description="写入保护KEY
当对PROTKEY进行写操作时，必须将KEY设置为A55Ah，否则写入无效。" />
|
|||
|
|
<Bit Name="PROTKEY" Authority="RW" Bits="15-0" Description="写保护使能控制。
当此寄存器的值不等于C73Ah时，具有写保护功能的寄存器(参看寄存器表)将禁止写入操作。只有解锁后，具有写保护功能的寄存器才允许写操作。对于具有写保护寄存器的写操作完成后，写保护寄存器会自动清除（自动保护使能），所以每次对任意具有写保护功能的寄存器写入之前，都必须进行解锁操作。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="RTC">
|
|||
|
|
<Register Name="RTC_TIMR" Authority="RW" Address="0x40060000" Width="32" Description="时间控制寄存器">
|
|||
|
|
<Bit Name="PM" Authority="RW" Bits="22" Description="AM或PM标志。
0h：AM 或 24小时格式。
1h：PM。" />
|
|||
|
|
<Bit Name="HORT" Authority="RW" Bits="21-20" Description="BCD格式中，小时单位的十位数配置。" />
|
|||
|
|
<Bit Name="HORU" Authority="RW" Bits="19-16" Description="BCD格式中，小时单位的个位数配置。" />
|
|||
|
|
<Bit Name="MINT" Authority="RW" Bits="14-12" Description="BCD格式中，分钟单位的十位数配置。" />
|
|||
|
|
<Bit Name="MINU" Authority="RW" Bits="11-8" Description="BCD格式中，分钟单位的个位数配置。" />
|
|||
|
|
<Bit Name="SECT" Authority="RW" Bits="6-4" Description="BCD格式中，秒单位的十位数配置。" />
|
|||
|
|
<Bit Name="SECU" Authority="RW" Bits="3-0" Description="BCD格式中，秒单位的个位数配置。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_DATR" Authority="RW" Address="0x40060004" Width="32" Description="日期控制寄存器">
|
|||
|
|
<Bit Name="WKD" Authority="RW" Bits="26-24" Description="一周中星期的配置。
0h：RSVD。
1h：星期一。
2h：星期二。
3h：星期三。
4h：星期四。
5h：星期五。
6h：星期六。
7h：星期日。" />
|
|||
|
|
<Bit Name="YEAT" Authority="RW" Bits="23-20" Description="BCD格式中，年单位的十位数配置。" />
|
|||
|
|
<Bit Name="YEAU" Authority="RW" Bits="19-16" Description="BCD格式中，年单位的个位数配置。" />
|
|||
|
|
<Bit Name="MONT" Authority="RW" Bits="12" Description="BCD格式中，月单位的十位数配置。" />
|
|||
|
|
<Bit Name="MONU" Authority="RW" Bits="11-8" Description="BCD格式中，月单位的个位数配置。" />
|
|||
|
|
<Bit Name="DAYT" Authority="RW" Bits="5-4" Description="BCD格式中，日单位的十位数配置。" />
|
|||
|
|
<Bit Name="DAYU" Authority="RW" Bits="3-0" Description="BCD格式中，日单位的个位数配置。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_CR" Authority="RW" Address="0x40060008" Width="32" Description="通用控制寄存器">
|
|||
|
|
<Bit Name="TKEYTRG" Authority="RW" Bits="18-17" Description="RTC触发TOUCH扫描控制。
0h：禁止触发输出。
1h：由CPRD事件进行触发。
2h：由RTC_CLK触发。
3h：由RTC_CLK的2分频触发。" />
|
|||
|
|
<Bit Name="RBEN" Authority="RW" Bits="16" Description="TIMR和DATR回读控制。只有在回读使能时，RTC的状态可以被更新到TIMR和DATR中。关闭回读可以降低功耗。
0h：回读禁止。
1h：回读使能。" />
|
|||
|
|
<Bit Name="CPRD" Authority="RW" Bits="15-13" Description="周期事件选择。该配置适用RTC_CLK设置为2Hz情况，当RTC_CLK不为2Hz时，需要用户自己根据比例进行换算。
0h：禁止周期事件。
1h：每0.5秒发生一次。
2h：每秒发生一次。
3h：每分钟发生一次（在秒为0的时候）。
4h：每小时发生一次（在秒和分钟为0的时候）。
5h：每天发生一次（在秒、分钟和小时为0的时候）。
6h：每月发生一次（每个月的第一天）。
其他：保留。" />
|
|||
|
|
<Bit Name="OSEL" Authority="RW" Bits="12-10" Description="RTC_ALM管脚输出信号选择。
0h：闹钟A的脉冲输出。
1h：闹钟A触发输出高。
2h：闹钟A触发输出低。
4h：闹钟B的脉冲输出。
5h：闹钟B触发输出高。
6h：闹钟B触发输出低。
其他：保留。" />
|
|||
|
|
<Bit Name="FMT" Authority="RW" Bits="5" Description="计时模式设置。
0h：24小时制。
1h：12小时制(AM/PM)。" />
|
|||
|
|
<Bit Name="ALRAE" Authority="RW" Bits="3" Description="闹钟A使能控制。
0h：关闭闹钟A。
1h：打开闹钟A。" />
|
|||
|
|
<Bit Name="UPD_BSY" Authority="RO" Bits="1" Description="更新状态查询寄存器。当RTC处于Free Running模式下，对于CR寄存器的修改，需要查询UPD_BSY以确认更新完成。
0h：更新完成。
1h：更新正在进行。" />
|
|||
|
|
<Bit Name="INIT" Authority="RW" Bits="0" Description="初始化控制位。
0h：设置RTC到Free Running模式。在此模式下，TIMR和DATR不能修改。
1h：设置RTC到初始化模式。该模式下，RTC停止工作，TIMR和DATR可以通过软件修改。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_CCR" Authority="RW" Address="0x4006000c" Width="32" Description="时钟控制寄存器">
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="27" Description="时钟使能控制。
0h：RTC_CLK关闭。
1h：RTC_CLK打开。" />
|
|||
|
|
<Bit Name="RTCCK_ST" Authority="RW" Bits="26" Description="时钟稳定状态查询。
0h：RTC_CLK时钟未稳定。
1h：RTC_CLK时钟已稳定。" />
|
|||
|
|
<Bit Name="CLKSRC" Authority="RW" Bits="25-24" Description="RTC时钟源选择。
0h：ISOSC。
1h：IMOSC/4。
2h：EMOSC。
3h：EMOSC/4。" />
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="23" Description="RTC在调试挂起时是否继续工作。
0h：保持RTC一直工作。
1h：调试挂起时，RTC自动暂停。" />
|
|||
|
|
<Bit Name="DIVA" Authority="RW" Bits="22-16" Description="异步分频器分频设置。" />
|
|||
|
|
<Bit Name="DIVS" Authority="RW" Bits="14-0" Description="同步分频器分频设置。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_ALRA" Authority="RW" Address="0x40060010" Width="32" Description="闹钟A设置寄存器">
|
|||
|
|
<Bit Name="DMSK" Authority="RW" Bits="31" Description="屏蔽日的闹钟控制。
0h：打开日单位的比较。
1h：关闭日单位的比较。" />
|
|||
|
|
<Bit Name="WDSEL" Authority="RW" Bits="30" Description="星期/日闹钟选择控制。
0h：根据DAYT/DAYU的设置日期比较闹钟。
1h：根据DAYU设置的星期比较闹钟。" />
|
|||
|
|
<Bit Name="DAYT" Authority="RW" Bits="29-28" Description="BCD格式中，天的十位数配置。" />
|
|||
|
|
<Bit Name="DAYU" Authority="RW" Bits="27-24" Description="BCD格式中，天的个位数配置。" />
|
|||
|
|
<Bit Name="HMSK" Authority="RW" Bits="23" Description="屏蔽小时闹钟控制。
0h：打开小时单位的比较。
1h：关闭小时单位的比较。" />
|
|||
|
|
<Bit Name="PM" Authority="RW" Bits="22" Description="AM/PM控制。24小时制下，该位控制无效。
0h：AM。
1h：PM。" />
|
|||
|
|
<Bit Name="HORT" Authority="RW" Bits="21-20" Description="BCD格式中，小时单位的十位数配置。" />
|
|||
|
|
<Bit Name="HORU" Authority="RW" Bits="19-16" Description="BCD格式中，小时单位的个位数配置。" />
|
|||
|
|
<Bit Name="MMSK" Authority="RW" Bits="15" Description="屏蔽分钟闹钟控制。
0h：打开分钟单位的比较。
1h：关闭分钟单位的比较。" />
|
|||
|
|
<Bit Name="MINT" Authority="RW" Bits="14-12" Description="BCD格式中，分钟单位的十位数配置。" />
|
|||
|
|
<Bit Name="MINU" Authority="RW" Bits="11-8" Description="BCD格式中，分钟单位的个位数配置。" />
|
|||
|
|
<Bit Name="SMSK" Authority="RW" Bits="7" Description="屏蔽秒闹钟控制。
0h：打开秒单位的比较。
1h：关闭秒单位的比较。" />
|
|||
|
|
<Bit Name="SECT" Authority="RW" Bits="6-4" Description="BCD格式中，秒单位的十位数配置。" />
|
|||
|
|
<Bit Name="SECU" Authority="RW" Bits="3-0" Description="BCD格式中，秒单位的个位数配置。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_SSR" Authority="RW" Address="0x40060018" Width="32" Description="毫秒计数器">
|
|||
|
|
<Bit Name="SSR" Authority="RW" Bits="16-0" Description="毫秒计数器值。返回当前RTC的毫秒单位计数值。
Bit[16:7]为毫秒值。bit[6:0]为微秒值，每个Step为8uS。
以上计时均在RTC_CLK为2Hz条件下获得。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_RISR" Authority="RW" Address="0x40060020" Width="32" Description="中断原始状态标志寄存器">
|
|||
|
|
<Bit Name="TRGEV1" Authority="RO" Bits="4" Description="同步触发事件1的原始中断标志位。" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RO" Bits="3" Description="同步触发事件0的原始中断标志位。" />
|
|||
|
|
<Bit Name="CPRD" Authority="RO" Bits="2" Description="CPRD的原始中断标志位。" />
|
|||
|
|
<Bit Name="ALRA" Authority="RO" Bits="0" Description="闹钟A的原始中断标志位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_IMCR" Authority="RW" Address="0x40060024" Width="32" Description="中断使能控制寄存器">
|
|||
|
|
<Bit Name="TRGEV1" Authority="RW" Bits="4" Description="同步触发事件1的中断使能控制。
0h：关闭中断。
1h：打开中断。" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="3" Description="同步触发事件0的中断使能控制。
0h：关闭中断。
1h：打开中断。" />
|
|||
|
|
<Bit Name="CPRD" Authority="RW" Bits="2" Description="CPRD的中断使能控制。
0h：关闭中断。
1h：打开中断。" />
|
|||
|
|
<Bit Name="ALRA" Authority="RW" Bits="0" Description="闹钟A的中断使能控制。
0h：关闭中断。
1h：打开中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_MISR" Authority="RW" Address="0x40060028" Width="32" Description="中断状态标志寄存器">
|
|||
|
|
<Bit Name="TRGEV1" Authority="RO" Bits="4" Description="同步触发事件1的中断标志位。" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RO" Bits="3" Description="同步触发事件0的中断标志位。" />
|
|||
|
|
<Bit Name="CPRD" Authority="RO" Bits="2" Description="CPRD的中断标志位。" />
|
|||
|
|
<Bit Name="ALRA" Authority="RO" Bits="0" Description="闹钟A的中断标志位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_ICR" Authority="RW" Address="0x4006002c" Width="32" Description="中断状态清除寄存器">
|
|||
|
|
<Bit Name="TRGEV1" Authority="RW" Bits="4" Description="清除同步触发事件1的原始中断标志位。" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="3" Description="清除同步触发事件0的原始中断标志位。" />
|
|||
|
|
<Bit Name="CPRD" Authority="RW" Bits="2" Description="清除CPRD的原始中断标志位。" />
|
|||
|
|
<Bit Name="ALRA" Authority="RW" Bits="0" Description="清除闹钟A的原始中断标志位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_KEY" Authority="RW" Address="0x40060030" Width="32" Description="保护寄存器">
|
|||
|
|
<Bit Name="RTCKEY" Authority="RW" Bits="15-0" Description="RTC的保护寄存器。
只有对当前控制位写入0xCA53后，才能对具有保护功能的寄存器进行修改。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_EVTRG" Authority="RW" Address="0x40060034" Width="32" Description="同步事件触发控制寄存器">
|
|||
|
|
<Bit Name="TRG1OE" Authority="RW" Bits="21" Description="外部触发端口TRGOUT1使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG0OE" Authority="RW" Bits="20" Description="外部触发端口TRGOUT0使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRGSEL1" Authority="RW" Bits="7-4" Description="TRGEV1事件的触发源选择。
0h：禁止TRGSRC触发输出
1h：AlarmA事件产生ESYNC事件
2h：AlarmB事件产生ESYNC事件
3h：AlarmA或AlarmB事件产生ESYNC事件
4h：CPRD事件产生ESYNC事件
其他：保留" />
|
|||
|
|
<Bit Name="TRGSEL0" Authority="RW" Bits="3-0" Description="TRGEV0事件的触发源选择。
0h：禁止TRGSRC触发输出
1h：AlarmA事件产生ESYNC事件
2h：AlarmB事件产生ESYNC事件
3h：AlarmA或AlarmB事件产生ESYNC事件
4h：CPRD事件产生ESYNC事件
其他：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_EVPS" Authority="RW" Address="0x40060038" Width="32" Description="同步事件计数控制器">
|
|||
|
|
<Bit Name="TRGEV1CNT" Authority="RW" Bits="23-20" Description="TRGEV1事件计数器设置。
读取时，返回当前事件计数器值；
写入时，直接更新事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV0CNT" Authority="RW" Bits="19-16" Description="TRGEV0事件计数器设置。
读取时，返回当前事件计数器值；
写入时，直接更新事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV1PRD" Authority="RW" Bits="7-4" Description="TRGEV1事件计数的周期设置。
当TRGEV1事件发生次数满足周期时，才产生TRGEV1触发事件" />
|
|||
|
|
<Bit Name="TRGEV0PRD" Authority="RW" Bits="3-0" Description="TRGEV0事件计数的周期设置。
当TRGEV0事件发生次数满足周期时，才产生TRGEV0触发事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="RTC_EVSWF" Authority="RW" Address="0x4006003c" Width="32" Description="同步事件软件触发寄存器">
|
|||
|
|
<Bit Name="EV1SWF" Authority="RW" Bits="1" Description="软件产生一次EV1的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
<Bit Name="EV0SWF" Authority="RW" Bits="0" Description="软件产生一次EV0的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="LPT">
|
|||
|
|
<Register Name="LPT_CEDR" Authority="RW" Address="0x40061000" Width="32" Description="">
|
|||
|
|
<Bit Name="IDCODE" Authority="RO" Bits="31-16" Description="当前LPT模块的版本信息。" />
|
|||
|
|
<Bit Name="FLTCKPRS" Authority="RO" Bits="15-8" Description="数字滤波器的时钟分频控制。
数字滤波器的时钟频率为PCLK/( FLTCKPRS+1)" />
|
|||
|
|
<Bit Name="SHDWSTP" Authority="RW" Bits="6" Description="START控制位的Shadow功能使能控制。
0h：Shadow模式
1h：Immediate模式" />
|
|||
|
|
<Bit Name="CSS" Authority="RW" Bits="4-2" Description="计数器时钟源选择位。
0h：PCLK/4
1h：ISCLK
2h：IMCLK/4
3h：EMCLK
4h：LPT_IN的上升沿
5h：LPT_IN的下降沿
其他：保留" />
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="1" Description="调试使能控制。调试使能时，在CPU被调试器挂起时，时基计数器的计数时钟同时也被挂起。
0h：调试禁止
1h：调试使能" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="时基计数器的时钟使能控制。
0h：计数器计数时钟禁止。
1h：计数器计数时钟使能。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_RSSR" Authority="RW" Address="0x40061004" Width="32" Description="">
|
|||
|
|
<Bit Name="SRR" Authority="RW" Bits="15-12" Description="软件复位控制位。
当对当前控制位写入‘0x5’时，TIMER模块会被复位。复位后，所有寄存器都恢复为RESET状态。" />
|
|||
|
|
<Bit Name="START" Authority="RW" Bits="0" Description="计数器启动控制位。
0h：当写‘0’时，停止计数器
1h：当写‘1’时，启动计数器
当对START位进行读取时，返回当前计数器工作状态
0h：计数器处于IDLE状态
1h：计数器正在工作

当LPT_CR[SWSYNEN]控制位为低时，START控制位用于控制LPT的启动，当LPT启动后，再次写入START将被忽略；当LPT_CR[SWSYNEN]控制位为高时，START控制位用于软件触发同步事件，每次对START的写入，会产生一次外部Sync事件（等同于SYNCR中的TRGUSR0触发）。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_PSCR" Authority="RW" Address="0x40061008" Width="32" Description="">
|
|||
|
|
<Bit Name="PSC" Authority="RW" Bits="3-0" Description="时钟分频控制。
TCLK作为时基模块的计时时钟和工作时钟。
0x0：不分频
0x1：2分频
0x2：4分频
0x3：8分频
0x4：16分频
0x5：32分频
0x6：64分频
0x7：128分频
0x8：256分频
0x9：512分频
0xA：1024分频
0xB：2048分频
0xC：4096分频
其他：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_CR" Authority="RW" Address="0x4006100c" Width="32" Description="">
|
|||
|
|
<Bit Name="CMPLD" Authority="RW" Bits="17" Description="CMP寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
0h：立即更新，所有对CMP操作直接作用于活动寄存器 [2]
1h：CMP活动寄存器更新发生在周期结束时" />
|
|||
|
|
<Bit Name="PSCLD" Authority="RW" Bits="16" Description="PSCR寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
0h：PSCR活动寄存器更新发生在启动或者外部触发时
1h：PSCR活动寄存器更新发生在周期结束，启动或者外部触发时" />
|
|||
|
|
<Bit Name="FLTDEB" Authority="RW" Bits="15-13" Description="数字滤波去抖控制。此控制定义了滤波器监测的步数，只有连续N次监测结果一致时，滤波器才输出有效的电平翻转。滤波器的采样时钟频率在通过CKS控制位定义。
000b：Bypass
001b：N = 2
010b：N = 3
011b：N = 4
100b：N = 6
101b：N = 8
110b：N = 16
111b：N = 32" />
|
|||
|
|
<Bit Name="FLTIPSCLD" Authority="RW" Bits="10" Description="数字滤波器初始化控制。对该控制写’1’可以初始化数字滤波器计数器，计数器值被初始化为CEDR[FLTCKPRS]中的设置值。
0h：无效
1h：执行初始化" />
|
|||
|
|
<Bit Name="OPM" Authority="RW" Bits="6" Description="计数器单次触发工作模式选择。
0h：连续计数工作模式
1h：单次触发工作模式
其他：保留" />
|
|||
|
|
<Bit Name="POL" Authority="RW" Bits="5" Description="波形输出极性控制。
0h：当CNT的值小于CMP时，输出高电平
1h：当CNT的值小于CMP时，输出低电平" />
|
|||
|
|
<Bit Name="PRDLD" Authority="RW" Bits="4" Description="PRDR活动寄存器载入控制。活动寄存器在配置条件满足时，从影子寄存器载入更新值。
0h：立即更新，所有对PRDR操作直接作用于活动寄存器 [1]
1h：PRDR活动寄存器更新发生在周期结束时" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RW" Bits="3" Description="波形输出被停止时，输出端口的缺省状态。
0h：高阻输出
1h：低电平输出" />
|
|||
|
|
<Bit Name="SWSYNEN" Authority="RW" Bits="2" Description="软件使能同步触发使能控制（RSSR中START控制位）。
0h：设置SW START控制只用于启动。
1h：设置SW START控制用于启动和以产生一次外部触发的方式重新启动。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_SYNCR" Authority="RW" Address="0x40061010" Width="32" Description="">
|
|||
|
|
<Bit Name="AREARM" Authority="RW" Bits="30" Description="硬件自动REARM控制位。
0：禁止硬件自动REARM
1：周期结束时，自动REARM" />
|
|||
|
|
<Bit Name="REARMx" Authority="RW" Bits="16" Description="在一次性同步触发模式下，软件重置当前通道状态控制位。
当读取时，返回当前通道状态
0h：允许触发
1h：已经检测到触发，不允许后续触发
当写入时，
0h：无效
1h：清除当前通道状态，并允许新的触发" />
|
|||
|
|
<Bit Name="OSTMDx" Authority="RW" Bits="8" Description="一次性同步触发模式选择。
0h：连续触发模式
1h：一次性触发模式
当该输入通道被设置为一次性触发模式后，在一次触发事件被检测到后，该通道将不允许后续的触发事件通过，直到被软件重置（REARM）后才允许新的触发事件通过。" />
|
|||
|
|
<Bit Name="SYNCEN0" Authority="RW" Bits="0" Description="外部同步触发使能控制。
0：禁止当前触发输入通道
1：使能当前触发输入通道
LPT_SYNCIN0：外部Sync事件 (来自ETCB模块)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_PRDR" Authority="RW" Address="0x40061014" Width="32" Description="">
|
|||
|
|
<Bit Name="PRDR" Authority="RW" Bits="15-0" Description="时基控制周期寄存器。
此控制位决定了PWM输出波形的周期值。通过设置LPT_CR[PRDLD]可以选择Shadow到Active载入的触发条件。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_CMP" Authority="RW" Address="0x40061018" Width="32" Description="">
|
|||
|
|
<Bit Name="CMP" Authority="RW" Bits="15-0" Description="比较值寄存器。
此寄存器有Shadow寄存器，只有在周期结束时才会对活动寄存器进行更新。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_CNT" Authority="RW" Address="0x4006101c" Width="32" Description="">
|
|||
|
|
<Bit Name="CNT" Authority="RW" Bits="15-0" Description="时基计数器寄存器。
对CNT读取时，返回当前计数器值。对CNT写入时，将直接更新CNT的计数值。CNT计数器没有Shadow寄存器，CPU的写入将直接影响当前计数器值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_TRGFCR" Authority="RW" Address="0x40061020" Width="32" Description="">
|
|||
|
|
<Bit Name="CROSSMD" Authority="RW" Bits="7" Description="允许滤波窗跨越多个TB的周期。
缺省条件下，当滤波窗在周期结束时若任然有效，将跨过周期点，一直持续到窗口计数器溢出。当禁止跨周期时，在周期结束时，窗口计数器将被停止。
0h：禁止跨周期
1h：允许跨周期" />
|
|||
|
|
<Bit Name="BLKINV" Authority="RW" Bits="4" Description="窗口使能反转控制。
0h：窗口不反转
1h：窗口反转" />
|
|||
|
|
<Bit Name="SRC_SEL" Authority="RW" Bits="0" Description="滤波模块的输入信号选择。
0h：禁止滤波
1h：使能LPT_SYNCIN滤波" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_TRGFWR" Authority="RW" Address="0x40061024" Width="32" Description="">
|
|||
|
|
<Bit Name="WINDOW" Authority="RW" Bits="31-16" Description="滤波窗的宽度设置。
此16bit控制位定义了滤波窗的宽度，窗口宽度是基于TCLK的计数值。当OFFSET计数器溢出时，WINDOW计数器被重置，并开始计数直到溢出。当OFFSET计数器溢出，但WINDOW状态已经激活时，WINDOW计数器不会重置。在应用时必须注意此条件的设置。" />
|
|||
|
|
<Bit Name="OFFSET" Authority="RW" Bits="15-0" Description="滤波窗的OFFSET设置。
此16bit控制位定义了从周期起始位置开始计数多少个TCLK后，开始有效的滤波窗口。OFFSET的Shadow寄存器在周期起始时，载入到Active寄存器中，并重新开始计数。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_EVTRG" Authority="RW" Address="0x40061028" Width="32" Description="">
|
|||
|
|
<Bit Name="TRG0OE" Authority="RW" Bits="20" Description="外部触发端口TRGOUT0使能
0h：禁止触发输出
1h：允许触发输出" />
|
|||
|
|
<Bit Name="TRG0SEL" Authority="RW" Bits="3-0" Description="TRGEV0事件的触发源选择。
0000：禁止TRGOUT触发输出
0001：当 CNT = ZRO 产生TRGEV0事件
0010：当 CNT = PRD 产生TRGEV0事件
0011：当 CNT = ZRO or CNT = PRD 产生TRGEV0事件
0100：当 CNT = CMP时，产生TRGEV0事件
其他：保留" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_EVPS" Authority="RW" Address="0x4006102c" Width="32" Description="">
|
|||
|
|
<Bit Name="TRGEV0CNT" Authority="RW" Bits="19-16" Description="TRGEV0事件计数器设置。
读取时，返回当前事件计数器值；
写入时，直接更新事件计数器值。" />
|
|||
|
|
<Bit Name="TRGEV0PRD" Authority="RW" Bits="3-0" Description="TRGEV0事件计数的周期设置。
当TRGEV0事件发生次数满足周期时，才产生TRGEV0触发事件" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_EVSWF" Authority="RW" Address="0x40061030" Width="32" Description="">
|
|||
|
|
<Bit Name="EV0SWF" Authority="RW" Bits="0" Description="软件产生一次EV0的触发
0h：写入‘0’无效
1h：软件产生一次触发" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_RISR" Authority="RW" Address="0x40061034" Width="32" Description="">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="2" Description="PEND中断请求原始标志状态" />
|
|||
|
|
<Bit Name="MATCH" Authority="RO" Bits="1" Description="MATCH中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RO" Bits="0" Description="TRGEV0中断请求原始标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_MISR" Authority="RW" Address="0x40061038" Width="32" Description="">
|
|||
|
|
<Bit Name="PEND" Authority="RO" Bits="2" Description="PEND中断请求标志状态" />
|
|||
|
|
<Bit Name="MATCH" Authority="RO" Bits="1" Description="MATCH中断请求标志状态" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RO" Bits="0" Description="TRGEV0中断请求标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_IMCR" Authority="RW" Address="0x4006103c" Width="32" Description="">
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="2" Description="PEND中断使能控制位" />
|
|||
|
|
<Bit Name="MATCH" Authority="RW" Bits="1" Description="MATCH中断使能控制位" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="0" Description="TRGEV0中断使能控制位" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="LPT_ICR" Authority="RW" Address="0x40061040" Width="32" Description="">
|
|||
|
|
<Bit Name="PEND" Authority="RW" Bits="2" Description="清除PEND原始中断状态位" />
|
|||
|
|
<Bit Name="MATCH" Authority="RW" Bits="1" Description="清除MATCH原始中断状态位" />
|
|||
|
|
<Bit Name="TRGEV0" Authority="RW" Bits="0" Description="清除TRGEV0原始中断状态位" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="WWDT">
|
|||
|
|
<Register Name="WWDT_CR" Authority="RW" Address="0x40062000" Width="32" Description="Control Register">
|
|||
|
|
<Bit Name="WDTEN" Authority="RW" Bits="8" Description="看门狗使能控制位。
0h：禁止看门狗
1h：使能看门狗
该使能控制位一旦使能后，不能通过软件关闭。需要复位后才能恢复初始禁止状态。" />
|
|||
|
|
<Bit Name="CNT" Authority="RW" Bits="7-0" Description="计数器刷新值。
写入时，将当前计数器设置为CNT的值。
读取时，返回当前计数器值。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="WWDT_CFGR" Authority="RW" Address="0x40062004" Width="32" Description="Configuration Register">
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="10" Description="调试模式控制位。
0h：禁止调试模式
1h：使能调试模式" />
|
|||
|
|
<Bit Name="PSC" Authority="RW" Bits="9-8" Description="计数器时钟分频控制位。分频控制是基于PCLK/4096后的分频。
0h：PCLK/4096
1h：PCLK/4096/2
2h：PCLK/4096/4
3h：PCLK/4096/8" />
|
|||
|
|
<Bit Name="WND" Authority="RW" Bits="7-0" Description="窗口预设值。
当CNT的当前计数值大于窗口设置时，任何对CNT的刷新操作都会触发复位事件，窗口预设值寄存器没有缓冲，设置后立即生效。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="WWDT_RISR" Authority="RW" Address="0x40062008" Width="32" Description="Raw Interrupt Status Register">
|
|||
|
|
<Bit Name="EVI" Authority="RO" Bits="0" Description="EVI中断请求原始标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="WWDT_MISR" Authority="RW" Address="0x4006200c" Width="32" Description="Masked Interrupt Status Register">
|
|||
|
|
<Bit Name="EVI" Authority="RO" Bits="0" Description="EVI中断请求标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="WWDT_IMCR" Authority="RW" Address="0x40062010" Width="32" Description="Interrupt Masking Control Register">
|
|||
|
|
<Bit Name="EVI" Authority="RW" Bits="0" Description="EVI中断使能控制位" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="WWDT_ICR" Authority="RW" Address="0x40062014" Width="32" Description="Interrupt Pending Clear Register">
|
|||
|
|
<Bit Name="EVI" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="UART0">
|
|||
|
|
<Register Name="UART_DATA" Authority="RW" Address="0x40080000" Width="32" Description="数据寄存器">
|
|||
|
|
<Bit Name="DATA" Authority="RW" Bits="7-0" Description="发送或接收到的数据
读 = 接收到的数据
写 = 发送的数据" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_SR" Authority="RW" Address="0x40080004" Width="32" Description="状态寄存器">
|
|||
|
|
<Bit Name="RFF" Authority="RO" Bits="8" Description="接收FIFO是否已满状态位
0 = 接收FIFO未满
1 = 接收FIFO已满" />
|
|||
|
|
<Bit Name="RNE" Authority="RO" Bits="7" Description="接收FIFO是否为空状态位
0 = 接收FIFO为空
1 = 接收FIFO非空" />
|
|||
|
|
<Bit Name="TNF" Authority="RO" Bits="6" Description="发送FIFO是否已满状态位
0 = 发送FIFO已满
1 = 发送FIFO未满" />
|
|||
|
|
<Bit Name="TFE" Authority="RO" Bits="5" Description="发送FIFO是否为空状态位
0 = 发送FIFO非空
1 = 发送FIFO为空" />
|
|||
|
|
<Bit Name="PARITY_SR" Authority="RW" Bits="4" Description="PARITY 错误状态位
0 = 校验没有错误
1 = 校验出错
1 = 清除校验错误状态位(写)" />
|
|||
|
|
<Bit Name="RX_OVER" Authority="RW" Bits="3" Description="RX缓冲区溢出状态
0 = RX缓冲区没有溢出
1 = RX缓冲区溢出(读取)
1 =清除RX缓冲区溢出标志(写)" />
|
|||
|
|
<Bit Name="TX_OVER" Authority="RW" Bits="2" Description="TX缓冲区溢出状态
0 = TX缓冲区没有溢出
1 = TX缓冲区溢出(读取)
1 = 清除TX缓冲区溢出标志(写)" />
|
|||
|
|
<Bit Name="RX_FULL" Authority="RO" Bits="1" Description="RX缓冲区状态
0 = RX缓冲区没有满(未收到数据或数据已被读取)
1 = RX缓冲区已满(收到数据，并且未被读取)" />
|
|||
|
|
<Bit Name="TX_FULL" Authority="RO" Bits="0" Description="TX缓冲区状态
0 = TX缓冲区没有满(可以发送数据)
1 = TX缓冲区已满(正在发送数据)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_CTRL" Authority="RW" Address="0x40080008" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="31" Description="调试使能
0= 调试禁止
1= 调试使能，进入调试模式后，UART不工作" />
|
|||
|
|
<Bit Name="INT_TX_DONE_EN" Authority="RW" Bits="19" Description="发送完成中断使能/禁止
0= 禁止发送完成中断
1= 使能发送完成中断" />
|
|||
|
|
<Bit Name="INT_OVER" Authority="RW" Bits="18" Description="FIFO使能下的RX溢出中断使能/禁止
0= 禁止RX溢出中断
1= 使能RX溢出中断" />
|
|||
|
|
<Bit Name="RXIFLSEL" Authority="RW" Bits="16-14" Description="接收FIFO中断触发点选择位
001 接收FIFO占用>=1/8
010 接收FIFO占用>=1/4
100 接收FIFO占用>=1/2
Others=保留" />
|
|||
|
|
<Bit Name="INT_FIFO" Authority="RW" Bits="13-12" Description="[13]：FIFO使能下的RX中断使能/禁止
0= 禁止RX中断
1= 使能RX中断" />
|
|||
|
|
<Bit Name="FIFO_EN" Authority="RW" Bits="11" Description="FIFO模块有效，接收和发送模式下都需要经过相应的FIFO模块
0= 禁用FIFO
1= 使能FIFO" />
|
|||
|
|
<Bit Name="PARITY" Authority="RW" Bits="10-8" Description="校验位类型
0XX：无校验位
100：偶校验
101：奇校验
110：0校验，校验位一直为0(Space)
111：1校验，校验位一直为1(Mark)" />
|
|||
|
|
<Bit Name="INT_PARITY" Authority="RW" Bits="7" Description="PARITY中断使能/禁止
0 = 禁止PARITY中断
1 = 使能PARITY中断" />
|
|||
|
|
<Bit Name="TEST" Authority="RW" Bits="6" Description="测试模式
此为请保持为0" />
|
|||
|
|
<Bit Name="INT_OVER_RX" Authority="RW" Bits="5" Description="RX溢出中断使能/禁止
0 = 禁止RX溢出中断
1 = 使能RX溢出中断" />
|
|||
|
|
<Bit Name="INT_OVER_TX" Authority="RW" Bits="4" Description="TX溢出中断使能/禁止
0 = 禁止TX溢出中断
1 = 使能TX溢出中断" />
|
|||
|
|
<Bit Name="INT_RX" Authority="RW" Bits="3" Description="RX 中断使能/禁止
0 = 禁止RX中断
1 = 使能RX中断" />
|
|||
|
|
<Bit Name="INT_TX" Authority="RW" Bits="2" Description="TX 中断使能/禁止
0 = 禁止TX中断
1 = 使能TX中断" />
|
|||
|
|
<Bit Name="RX" Authority="RW" Bits="1" Description="RX 使能/禁止
0 = 禁止RX
1 = 使能RX" />
|
|||
|
|
<Bit Name="TX" Authority="RW" Bits="0" Description="TX 使能/禁止
0 = 禁止TX
1 = 使能TX" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_ISR" Authority="RW" Address="0x4008000c" Width="32" Description="中断状态寄存器">
|
|||
|
|
<Bit Name="TX_DONE_INT" Authority="RO" Bits="19" Description="发送完成中断
0= 发送完成中断没发生
1= 发送完成中断发生(读取)
1= 清除发送完成中断(写)" />
|
|||
|
|
<Bit Name="RORMIS" Authority="RO" Bits="7" Description="接收FIFO溢出中断
0= 溢出中断没发生
1= 溢出中断发生(读取)
1= 清除溢出中断(写)" />
|
|||
|
|
<Bit Name="RXMIS" Authority="RO" Bits="6" Description="接收FIFO中断
0= RX中断没发生
1= RX中断发生(读取)" />
|
|||
|
|
<Bit Name="TXMIS" Authority="RO" Bits="5" Description="发送FIFO中断
0= TX中断没发生
1= TX中断发生(读取)" />
|
|||
|
|
<Bit Name="PARITY_ERR" Authority="RW" Bits="4" Description="PARITY错误中断
0= PARITY错误中断没发生
1= PARITY错误中断发生(读取)
1= 清除PARITY中断(写)" />
|
|||
|
|
<Bit Name="RX_OVER_INT" Authority="RW" Bits="3" Description="RX溢出中断
0 = RX溢出中断没发生
1 = RX溢出中断发生(读取)
1 = 清除RX溢出中断(写)" />
|
|||
|
|
<Bit Name="TX_OVER_INT" Authority="RW" Bits="2" Description="TX溢出中断
0 = TX溢出中断没发生
1 = TX溢出中断发生(读取)
1 = 清除TX溢出中断(写)" />
|
|||
|
|
<Bit Name="RX_INT" Authority="RW" Bits="1" Description="RX中断
0 = RX中断没发生
1 = RX中断发生(读取)
1 = 清除RX中断(写)" />
|
|||
|
|
<Bit Name="TX_INT" Authority="RW" Bits="0" Description="TX中断
0 = TX中断没发生
1 = TX中断发生(读取)
1 = 清除TX中断(写)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_BRDIV" Authority="RW" Address="0x40080010" Width="32" Description="波特率分频寄存器">
|
|||
|
|
<Bit Name="DIV" Authority="RW" Bits="19-0" Description="波特率分频
最小值为16" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="UART1">
|
|||
|
|
<Register Name="UART_DATA" Authority="RW" Address="0x40081000" Width="32" Description="数据寄存器">
|
|||
|
|
<Bit Name="DATA" Authority="RW" Bits="7-0" Description="发送或接收到的数据
读 = 接收到的数据
写 = 发送的数据" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_SR" Authority="RW" Address="0x40081004" Width="32" Description="状态寄存器">
|
|||
|
|
<Bit Name="RFF" Authority="RO" Bits="8" Description="接收FIFO是否已满状态位
0 = 接收FIFO未满
1 = 接收FIFO已满" />
|
|||
|
|
<Bit Name="RNE" Authority="RO" Bits="7" Description="接收FIFO是否为空状态位
0 = 接收FIFO为空
1 = 接收FIFO非空" />
|
|||
|
|
<Bit Name="TNF" Authority="RO" Bits="6" Description="发送FIFO是否已满状态位
0 = 发送FIFO已满
1 = 发送FIFO未满" />
|
|||
|
|
<Bit Name="TFE" Authority="RO" Bits="5" Description="发送FIFO是否为空状态位
0 = 发送FIFO非空
1 = 发送FIFO为空" />
|
|||
|
|
<Bit Name="PARITY_SR" Authority="RW" Bits="4" Description="PARITY 错误状态位
0 = 校验没有错误
1 = 校验出错
1 = 清除校验错误状态位(写)" />
|
|||
|
|
<Bit Name="RX_OVER" Authority="RW" Bits="3" Description="RX缓冲区溢出状态
0 = RX缓冲区没有溢出
1 = RX缓冲区溢出(读取)
1 =清除RX缓冲区溢出标志(写)" />
|
|||
|
|
<Bit Name="TX_OVER" Authority="RW" Bits="2" Description="TX缓冲区溢出状态
0 = TX缓冲区没有溢出
1 = TX缓冲区溢出(读取)
1 = 清除TX缓冲区溢出标志(写)" />
|
|||
|
|
<Bit Name="RX_FULL" Authority="RO" Bits="1" Description="RX缓冲区状态
0 = RX缓冲区没有满(未收到数据或数据已被读取)
1 = RX缓冲区已满(收到数据，并且未被读取)" />
|
|||
|
|
<Bit Name="TX_FULL" Authority="RO" Bits="0" Description="TX缓冲区状态
0 = TX缓冲区没有满(可以发送数据)
1 = TX缓冲区已满(正在发送数据)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_CTRL" Authority="RW" Address="0x40081008" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="31" Description="调试使能
0= 调试禁止
1= 调试使能，进入调试模式后，UART不工作" />
|
|||
|
|
<Bit Name="INT_TX_DONE_EN" Authority="RW" Bits="19" Description="发送完成中断使能/禁止
0= 禁止发送完成中断
1= 使能发送完成中断" />
|
|||
|
|
<Bit Name="INT_OVER" Authority="RW" Bits="18" Description="FIFO使能下的RX溢出中断使能/禁止
0= 禁止RX溢出中断
1= 使能RX溢出中断" />
|
|||
|
|
<Bit Name="RXIFLSEL" Authority="RW" Bits="16-14" Description="接收FIFO中断触发点选择位
001 接收FIFO占用>=1/8
010 接收FIFO占用>=1/4
100 接收FIFO占用>=1/2
Others=保留" />
|
|||
|
|
<Bit Name="INT_FIFO" Authority="RW" Bits="13-12" Description="[13]：FIFO使能下的RX中断使能/禁止
0= 禁止RX中断
1= 使能RX中断" />
|
|||
|
|
<Bit Name="FIFO_EN" Authority="RW" Bits="11" Description="FIFO模块有效，接收和发送模式下都需要经过相应的FIFO模块
0= 禁用FIFO
1= 使能FIFO" />
|
|||
|
|
<Bit Name="PARITY" Authority="RW" Bits="10-8" Description="校验位类型
0XX：无校验位
100：偶校验
101：奇校验
110：0校验，校验位一直为0(Space)
111：1校验，校验位一直为1(Mark)" />
|
|||
|
|
<Bit Name="INT_PARITY" Authority="RW" Bits="7" Description="PARITY中断使能/禁止
0 = 禁止PARITY中断
1 = 使能PARITY中断" />
|
|||
|
|
<Bit Name="TEST" Authority="RW" Bits="6" Description="测试模式
此为请保持为0" />
|
|||
|
|
<Bit Name="INT_OVER_RX" Authority="RW" Bits="5" Description="RX溢出中断使能/禁止
0 = 禁止RX溢出中断
1 = 使能RX溢出中断" />
|
|||
|
|
<Bit Name="INT_OVER_TX" Authority="RW" Bits="4" Description="TX溢出中断使能/禁止
0 = 禁止TX溢出中断
1 = 使能TX溢出中断" />
|
|||
|
|
<Bit Name="INT_RX" Authority="RW" Bits="3" Description="RX 中断使能/禁止
0 = 禁止RX中断
1 = 使能RX中断" />
|
|||
|
|
<Bit Name="INT_TX" Authority="RW" Bits="2" Description="TX 中断使能/禁止
0 = 禁止TX中断
1 = 使能TX中断" />
|
|||
|
|
<Bit Name="RX" Authority="RW" Bits="1" Description="RX 使能/禁止
0 = 禁止RX
1 = 使能RX" />
|
|||
|
|
<Bit Name="TX" Authority="RW" Bits="0" Description="TX 使能/禁止
0 = 禁止TX
1 = 使能TX" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_ISR" Authority="RW" Address="0x4008100c" Width="32" Description="中断状态寄存器">
|
|||
|
|
<Bit Name="TX_DONE_INT" Authority="RO" Bits="19" Description="发送完成中断
0= 发送完成中断没发生
1= 发送完成中断发生(读取)
1= 清除发送完成中断(写)" />
|
|||
|
|
<Bit Name="RORMIS" Authority="RO" Bits="7" Description="接收FIFO溢出中断
0= 溢出中断没发生
1= 溢出中断发生(读取)
1= 清除溢出中断(写)" />
|
|||
|
|
<Bit Name="RXMIS" Authority="RO" Bits="6" Description="接收FIFO中断
0= RX中断没发生
1= RX中断发生(读取)" />
|
|||
|
|
<Bit Name="TXMIS" Authority="RO" Bits="5" Description="发送FIFO中断
0= TX中断没发生
1= TX中断发生(读取)" />
|
|||
|
|
<Bit Name="PARITY_ERR" Authority="RW" Bits="4" Description="PARITY错误中断
0= PARITY错误中断没发生
1= PARITY错误中断发生(读取)
1= 清除PARITY中断(写)" />
|
|||
|
|
<Bit Name="RX_OVER_INT" Authority="RW" Bits="3" Description="RX溢出中断
0 = RX溢出中断没发生
1 = RX溢出中断发生(读取)
1 = 清除RX溢出中断(写)" />
|
|||
|
|
<Bit Name="TX_OVER_INT" Authority="RW" Bits="2" Description="TX溢出中断
0 = TX溢出中断没发生
1 = TX溢出中断发生(读取)
1 = 清除TX溢出中断(写)" />
|
|||
|
|
<Bit Name="RX_INT" Authority="RW" Bits="1" Description="RX中断
0 = RX中断没发生
1 = RX中断发生(读取)
1 = 清除RX中断(写)" />
|
|||
|
|
<Bit Name="TX_INT" Authority="RW" Bits="0" Description="TX中断
0 = TX中断没发生
1 = TX中断发生(读取)
1 = 清除TX中断(写)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_BRDIV" Authority="RW" Address="0x40081010" Width="32" Description="波特率分频寄存器">
|
|||
|
|
<Bit Name="DIV" Authority="RW" Bits="19-0" Description="波特率分频
最小值为16" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="UART2">
|
|||
|
|
<Register Name="UART_DATA" Authority="RW" Address="0x40082000" Width="32" Description="数据寄存器">
|
|||
|
|
<Bit Name="DATA" Authority="RW" Bits="7-0" Description="发送或接收到的数据
读 = 接收到的数据
写 = 发送的数据" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_SR" Authority="RW" Address="0x40082004" Width="32" Description="状态寄存器">
|
|||
|
|
<Bit Name="RFF" Authority="RO" Bits="8" Description="接收FIFO是否已满状态位
0 = 接收FIFO未满
1 = 接收FIFO已满" />
|
|||
|
|
<Bit Name="RNE" Authority="RO" Bits="7" Description="接收FIFO是否为空状态位
0 = 接收FIFO为空
1 = 接收FIFO非空" />
|
|||
|
|
<Bit Name="TNF" Authority="RO" Bits="6" Description="发送FIFO是否已满状态位
0 = 发送FIFO已满
1 = 发送FIFO未满" />
|
|||
|
|
<Bit Name="TFE" Authority="RO" Bits="5" Description="发送FIFO是否为空状态位
0 = 发送FIFO非空
1 = 发送FIFO为空" />
|
|||
|
|
<Bit Name="PARITY_SR" Authority="RW" Bits="4" Description="PARITY 错误状态位
0 = 校验没有错误
1 = 校验出错
1 = 清除校验错误状态位(写)" />
|
|||
|
|
<Bit Name="RX_OVER" Authority="RW" Bits="3" Description="RX缓冲区溢出状态
0 = RX缓冲区没有溢出
1 = RX缓冲区溢出(读取)
1 =清除RX缓冲区溢出标志(写)" />
|
|||
|
|
<Bit Name="TX_OVER" Authority="RW" Bits="2" Description="TX缓冲区溢出状态
0 = TX缓冲区没有溢出
1 = TX缓冲区溢出(读取)
1 = 清除TX缓冲区溢出标志(写)" />
|
|||
|
|
<Bit Name="RX_FULL" Authority="RO" Bits="1" Description="RX缓冲区状态
0 = RX缓冲区没有满(未收到数据或数据已被读取)
1 = RX缓冲区已满(收到数据，并且未被读取)" />
|
|||
|
|
<Bit Name="TX_FULL" Authority="RO" Bits="0" Description="TX缓冲区状态
0 = TX缓冲区没有满(可以发送数据)
1 = TX缓冲区已满(正在发送数据)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_CTRL" Authority="RW" Address="0x40082008" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="DBGEN" Authority="RW" Bits="31" Description="调试使能
0= 调试禁止
1= 调试使能，进入调试模式后，UART不工作" />
|
|||
|
|
<Bit Name="INT_TX_DONE_EN" Authority="RW" Bits="19" Description="发送完成中断使能/禁止
0= 禁止发送完成中断
1= 使能发送完成中断" />
|
|||
|
|
<Bit Name="INT_OVER" Authority="RW" Bits="18" Description="FIFO使能下的RX溢出中断使能/禁止
0= 禁止RX溢出中断
1= 使能RX溢出中断" />
|
|||
|
|
<Bit Name="RXIFLSEL" Authority="RW" Bits="16-14" Description="接收FIFO中断触发点选择位
001 接收FIFO占用>=1/8
010 接收FIFO占用>=1/4
100 接收FIFO占用>=1/2
Others=保留" />
|
|||
|
|
<Bit Name="INT_FIFO" Authority="RW" Bits="13-12" Description="[13]：FIFO使能下的RX中断使能/禁止
0= 禁止RX中断
1= 使能RX中断" />
|
|||
|
|
<Bit Name="FIFO_EN" Authority="RW" Bits="11" Description="FIFO模块有效，接收和发送模式下都需要经过相应的FIFO模块
0= 禁用FIFO
1= 使能FIFO" />
|
|||
|
|
<Bit Name="PARITY" Authority="RW" Bits="10-8" Description="校验位类型
0XX：无校验位
100：偶校验
101：奇校验
110：0校验，校验位一直为0(Space)
111：1校验，校验位一直为1(Mark)" />
|
|||
|
|
<Bit Name="INT_PARITY" Authority="RW" Bits="7" Description="PARITY中断使能/禁止
0 = 禁止PARITY中断
1 = 使能PARITY中断" />
|
|||
|
|
<Bit Name="TEST" Authority="RW" Bits="6" Description="测试模式
此为请保持为0" />
|
|||
|
|
<Bit Name="INT_OVER_RX" Authority="RW" Bits="5" Description="RX溢出中断使能/禁止
0 = 禁止RX溢出中断
1 = 使能RX溢出中断" />
|
|||
|
|
<Bit Name="INT_OVER_TX" Authority="RW" Bits="4" Description="TX溢出中断使能/禁止
0 = 禁止TX溢出中断
1 = 使能TX溢出中断" />
|
|||
|
|
<Bit Name="INT_RX" Authority="RW" Bits="3" Description="RX 中断使能/禁止
0 = 禁止RX中断
1 = 使能RX中断" />
|
|||
|
|
<Bit Name="INT_TX" Authority="RW" Bits="2" Description="TX 中断使能/禁止
0 = 禁止TX中断
1 = 使能TX中断" />
|
|||
|
|
<Bit Name="RX" Authority="RW" Bits="1" Description="RX 使能/禁止
0 = 禁止RX
1 = 使能RX" />
|
|||
|
|
<Bit Name="TX" Authority="RW" Bits="0" Description="TX 使能/禁止
0 = 禁止TX
1 = 使能TX" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_ISR" Authority="RW" Address="0x4008200c" Width="32" Description="中断状态寄存器">
|
|||
|
|
<Bit Name="TX_DONE_INT" Authority="RO" Bits="19" Description="发送完成中断
0= 发送完成中断没发生
1= 发送完成中断发生(读取)
1= 清除发送完成中断(写)" />
|
|||
|
|
<Bit Name="RORMIS" Authority="RO" Bits="7" Description="接收FIFO溢出中断
0= 溢出中断没发生
1= 溢出中断发生(读取)
1= 清除溢出中断(写)" />
|
|||
|
|
<Bit Name="RXMIS" Authority="RO" Bits="6" Description="接收FIFO中断
0= RX中断没发生
1= RX中断发生(读取)" />
|
|||
|
|
<Bit Name="TXMIS" Authority="RO" Bits="5" Description="发送FIFO中断
0= TX中断没发生
1= TX中断发生(读取)" />
|
|||
|
|
<Bit Name="PARITY_ERR" Authority="RW" Bits="4" Description="PARITY错误中断
0= PARITY错误中断没发生
1= PARITY错误中断发生(读取)
1= 清除PARITY中断(写)" />
|
|||
|
|
<Bit Name="RX_OVER_INT" Authority="RW" Bits="3" Description="RX溢出中断
0 = RX溢出中断没发生
1 = RX溢出中断发生(读取)
1 = 清除RX溢出中断(写)" />
|
|||
|
|
<Bit Name="TX_OVER_INT" Authority="RW" Bits="2" Description="TX溢出中断
0 = TX溢出中断没发生
1 = TX溢出中断发生(读取)
1 = 清除TX溢出中断(写)" />
|
|||
|
|
<Bit Name="RX_INT" Authority="RW" Bits="1" Description="RX中断
0 = RX中断没发生
1 = RX中断发生(读取)
1 = 清除RX中断(写)" />
|
|||
|
|
<Bit Name="TX_INT" Authority="RW" Bits="0" Description="TX中断
0 = TX中断没发生
1 = TX中断发生(读取)
1 = 清除TX中断(写)" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="UART_BRDIV" Authority="RW" Address="0x40082010" Width="32" Description="波特率分频寄存器">
|
|||
|
|
<Bit Name="DIV" Authority="RW" Bits="19-0" Description="波特率分频
最小值为16" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="SPI">
|
|||
|
|
<Register Name="SSP_CR0" Authority="RW" Address="0x40090000" Width="32" Description="SSP控制寄存器0">
|
|||
|
|
<Bit Name="SCR" Authority="RW" Bits="15-8" Description="串行时钟分频位
SCR用来产生发送和接收的比特率 
比特率 = FPCLK/ (CPSDVR (1 + SCR))
CPSDVSR为2到254之间的偶数，在SSPCPSR寄存器设置，SCR为0到255之间任意值。" />
|
|||
|
|
<Bit Name="SPH" Authority="RW" Bits="7" Description="SSPCLKOUT相位
0 = 数据在第一个时钟沿捕捉
1 = 数据在第二个时钟沿捕捉" />
|
|||
|
|
<Bit Name="SPO" Authority="RW" Bits="6" Description="SSPCLK极性选择
0 = 没有数据传送时，SSPCLK管脚的稳定状态为低电平
1 = 没有数据传送时，SSPCLK管脚的稳定状态为高电平" />
|
|||
|
|
<Bit Name="FRF" Authority="RW" Bits="5-4" Description="帧格式选择位
Motorola SPI格式必须设置为00" />
|
|||
|
|
<Bit Name="DSS" Authority="RW" Bits="3-0" Description="数据大小选择位
0000–0010 = 保留
0011 = 4位数据
0100 = 5位数据
0101 = 6位数据
0110 = 7位数据
0111 = 8位数据
1000 = 9位数据
1001 = 10位数据
1010 = 11位数据
1011 = 12位数据
1100 = 13位数据
1101 = 14位数据
1110 = 15位数据
1111 = 16位数据" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_CR1" Authority="RW" Address="0x40090004" Width="32" Description="SSP控制寄存器1">
|
|||
|
|
<Bit Name="LPTXOE" Authority="RW" Bits="8" Description="主机单线模式下，数据发送使能控制
0 = 禁止数据发送
1 = 使能数据发送" />
|
|||
|
|
<Bit Name="LPMD" Authority="RW" Bits="7" Description="0 = SPI普通模式
1 = 主机单线模式" />
|
|||
|
|
<Bit Name="RXIFLSEL" Authority="RW" Bits="6-4" Description="接收FIFO中断触发点选择位
001 接收FIFO占用>= 1/8 
010 接收FIFO占用>= 1/4 
100 接收FIFO占用>= 1/2
Others = 保留" />
|
|||
|
|
<Bit Name="SOD" Authority="RW" Bits="3" Description="从机模式输出禁止位
该位只有在从机模式(MS=1)下有效。在多从机系统里，SSP主机可以向系统里的所有从机广播，但是必须保证只有一个从机能够输出数据。在这样的系统里，多从机的RXD必须短接在一起，所以当SSP从机不应该输出数据驱动SSPTXD的时候，SOD位必须置1。 
0 = SSP在从机模式可以驱动SSPTXD输出
1 = SSP在从机模式不驱动SSPTXD输出" />
|
|||
|
|
<Bit Name="MS" Authority="RW" Bits="2" Description="主机或者从机模式
0 = 配置为主机
1 = 配置为从机" />
|
|||
|
|
<Bit Name="SSE" Authority="RW" Bits="1" Description="SSP使能位
0 = SSP禁止
1 = SSP使能" />
|
|||
|
|
<Bit Name="LBM" Authority="RW" Bits="0" Description="回送模式位
0 = 正常串行输出操作
1 = 发送移位寄存器的输出内部短接到接收串行移位寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_DR" Authority="RW" Address="0x40090008" Width="32" Description="SSP接收FIFO数据寄存器 (读该寄存器时)SSP发送FIFO数据寄存器 (写该寄存器时)">
|
|||
|
|
<Bit Name="DATA" Authority="RW" Bits="15-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_SR" Authority="RW" Address="0x4009000c" Width="32" Description="SSP状态寄存器">
|
|||
|
|
<Bit Name="BSY" Authority="RO" Bits="4" Description="SSP工作状态标志位
0 = SSP空闲
1 = SSP正在发送并且/或者正在接收，或者发送FIFO非空" />
|
|||
|
|
<Bit Name="RFF" Authority="RO" Bits="3" Description="接收FIFO是否已满状态位
0 = 接收FIFO未满
1 = 接收FIFO已满" />
|
|||
|
|
<Bit Name="RNF" Authority="RO" Bits="2" Description="接收FIFO是否为空状态位
0 = 接收FIFO为空
1 = 接收FIFO非空" />
|
|||
|
|
<Bit Name="TNF" Authority="RO" Bits="1" Description="发送FIFO是否已满状态位
0 = 发送FIFO已满
1 = 发送FIFO未满" />
|
|||
|
|
<Bit Name="TFE" Authority="RO" Bits="0" Description="发送FIFO是否为空状态位
0 = 发送FIFO非空
1 = 发送FIFO空" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_CPSR" Authority="RW" Address="0x40090010" Width="32" Description="SSP时钟分频寄存器">
|
|||
|
|
<Bit Name="CPSDVSR" Authority="RW" Bits="7-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_IMSCR" Authority="RW" Address="0x40090014" Width="32" Description="SSP中断使能/禁止寄存器">
|
|||
|
|
<Bit Name="TXIM" Authority="RW" Bits="3" Description="发送FIFO中断 
0 = 禁止发送FIFO中断
1 = 使能发送FIFO中断" />
|
|||
|
|
<Bit Name="RXIM" Authority="RW" Bits="2" Description="接收FIFO中断 
0 = 禁止接收FIFO中断 (1/2, 1/4, or 1/8可选) 
1 = 使能接收FIFO中断 (1/2, 1/4, or 1/8可选)" />
|
|||
|
|
<Bit Name="RTIM" Authority="RW" Bits="1" Description="接收超时中断 
0 = 禁止RxFIFO超时中断
1 = 使能RxFIFO超时中断" />
|
|||
|
|
<Bit Name="RORIM" Authority="RW" Bits="0" Description="接收溢出中断
0 = 禁止RxFIFO溢出中断
1 = 使能RxFIFO溢出中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_RISR" Authority="RW" Address="0x40090018" Width="32" Description="SSP中断原始状态寄存器">
|
|||
|
|
<Bit Name="TXRIS" Authority="RO" Bits="3" Description="发送FIFO中断原始状态
SSPTXINTR中断的原始状态，不管该中断使能与否" />
|
|||
|
|
<Bit Name="RXRIS" Authority="RO" Bits="2" Description="接收FIFO中断原始状态
SSPRXINTR中断的原始状态，不管该中断使能与否" />
|
|||
|
|
<Bit Name="RTRIS" Authority="RO" Bits="1" Description="接收超时中断原始状态
SSPRTINTR中断的原始状态，不管该中断使能与否" />
|
|||
|
|
<Bit Name="RORRIS" Authority="RO" Bits="0" Description="接收中断原始状态
SSPRORINTR中断的原始状态，不管该中断使能与否" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_MISR" Authority="RW" Address="0x4009001c" Width="32" Description="SSP中断状态寄存器">
|
|||
|
|
<Bit Name="TXMIS" Authority="RO" Bits="3" Description="发送FIFO中断原始状态
SSPTXINTR中断的原始状态，该中断使能后才能读到，否则一直为0" />
|
|||
|
|
<Bit Name="RXMIS" Authority="RO" Bits="2" Description="接收FIFO中断原始状态
SSPRXINTR中断的原始状态，该中断使能后才能读到，否则一直为0" />
|
|||
|
|
<Bit Name="RTMIS" Authority="RO" Bits="1" Description="接收超时中断原始状态
SSPRTINTR中断的原始状态，该中断使能后才能读到，否则一直为0" />
|
|||
|
|
<Bit Name="ROMIS" Authority="RO" Bits="0" Description="接收中断原始状态
SSPRORINTR中断的原始状态，该中断使能后才能读到，否则一直为0" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SSP_ICR" Authority="RW" Address="0x40090020" Width="32" Description="SSP中断清除寄存器">
|
|||
|
|
<Bit Name="RORIC" Authority="RW" Bits="1" Description="接收超时中断清除
0 = 无效
1 = 清除SSPRTINTR中断" />
|
|||
|
|
<Bit Name="RTIC" Authority="RW" Bits="0" Description="接收溢出中断清除
0 = 无效
1 = 清除SSPRORINTR中断" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="I2C">
|
|||
|
|
<Register Name="I2C_CR" Authority="RW" Address="0x400a0000" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="BUS_CLR_EN" Authority="RW" Bits="11" Description="总线清除功能控制(只有在主机模式下有效)：
0: 禁用
1: 使能
从机模式下该功能不工作。" />
|
|||
|
|
<Bit Name="RXFULL_HLD" Authority="RW" Bits="9" Description="当接收FIFO溢出时的总线控制
0: 不占用总线
1: 占用总线 (hold bus)" />
|
|||
|
|
<Bit Name="TX_EMPTY_CON" Authority="RW" Bits="8" Description="TX_EMPTY (I2C_RISR)状态控制
0: 当发送缓冲的指针小于或则等于I2C_TX_FLSEL寄存器设置的阈值时，TX_EMPTY位置1
1: 当发送缓冲的指针小于或则等于I2C_TX_FLSEL寄存器设置的阈值，并且最近一个地址或者数据的传输完成时，TX_EMPTY位置1" />
|
|||
|
|
<Bit Name="STOP_DET_CON" Authority="RW" Bits="7" Description="STOP_DET中断控制 (只在从机模式下有效):
0: 不管被寻址成功与否，都产生STOP_DET中断
1: 只有被成功寻址到，才产生STOP_DET
注意：在general call寻址模式下，如果STOP_DET_CON=1，即使该从机设备产生了ACK去响应general call地址，该设备也不会产生STOP_DET中断。
只有当传输地址跟从机地址(SADDR)匹配的时候，才会产生STOP_DET中断。" />
|
|||
|
|
<Bit Name="SLAVEn" Authority="RW" Bits="6" Description="从机模式控制位
0 = 使能从机模式 1 = 禁用从机模式
注意如果此位写了0，那么第0位MASTER也必须写0。" />
|
|||
|
|
<Bit Name="RESTART_EN" Authority="RW" Bits="5" Description="重复起始位控制
0: 禁止
1: 使能
控制主机模式下是否发送重复起始位，有些老的从机设备不支持重复起始位。" />
|
|||
|
|
<Bit Name="MASTER_10BIT" Authority="RW" Bits="4" Description="主机模式寻址控制
0: 7位寻址
1: 10位寻址" />
|
|||
|
|
<Bit Name="SLAVE_10BIT" Authority="RW" Bits="3" Description="从机模式寻址控制
0: 7位寻址
1: 10位寻址" />
|
|||
|
|
<Bit Name="SPEED" Authority="RW" Bits="2-1" Description="I2C工作速度
0x0: 无效
0x1: 标准模式 (0 到 100 Kb/s)
0x2: 高速模式 (<=400 Kb/s) 或超高速模式 (<=1000 Kb/s)
0x3: 无效" />
|
|||
|
|
<Bit Name="MASTER" Authority="RW" Bits="0" Description="主机模式控制位
0: 禁用主机模式
1: 使能主机模式
注意如果此位写了1，那么第6位SLAVEn也必须写1." />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_TADDR" Authority="RW" Address="0x400a0004" Width="32" Description="目标地址寄存器">
|
|||
|
|
<Bit Name="SPECIAL" Authority="RW" Bits="11-10" Description="I2C地址的特殊命令控制，表示I2C的操作类型：普通地址，general call或者起始字节。
0x0: 普通I2C_TADDR地址
0x1: 普通I2C_TADDR地址
0x2: General Call地址 – 在发送General Call后，只有写操作有效，任何尝试读的操作都会导致RISR寄存器中的第6位(TX_ABRT)位变1。I2C会一直保持在General Call模式直到SPECIAL位被配置为普通地址。
0x3: 起始字节 (START BYTE)" />
|
|||
|
|
<Bit Name="TADDR" Authority="RW" Bits="9-0" Description="主机模式下传输的目标地址。
当发送general call的时候，该位无效。
产生起始字节时，CPU只需要对该位写一次。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SADDR" Authority="RW" Address="0x400a0008" Width="32" Description="从机地址寄存器">
|
|||
|
|
<Bit Name="SADDR" Authority="RW" Bits="9-0" Description="当I2C工作为从机时， SADDR为从机地址。7位寻址模式下，只有I2C_SADDR[6:0]有效。
该寄存器只有在I2C接口被禁用(I2C_ENABLE[0]=0)的时候可写。

注意：从机地址不能配置成保留地址：0x00 to 0x07, 或者 0x78 到 0x7f. 如果I2C_SADDR或者I2C_TADDR被配置成以上保留地址，那么I2C有可能工作异常。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_DATA_CMD" Authority="RW" Address="0x400a0010" Width="32" Description="数据和命令寄存器">
|
|||
|
|
<Bit Name="RESTART" Authority="RW" Bits="10" Description="重复起始位(RESTART)控制。
0: 如果I2C_CR.RESTART_EN为1，并且传输的方向发生改变，那么I2C会发送一个重复起始位；如果I2C_CR.RESTART_EN为0，那么I2C会发送停止位并且跟着再重新发送一个起始位。
1: 如果I2C_CR.RESTART_EN为1，不管传输方向是否发生改变，I2C都会在数据发送或者接收前(根据CMD位的值)发送一个重复起始位；如果I2C_CR.RESTART_EN为0，那么I2C会发送停止位并且跟着再重新发送一个起始位。" />
|
|||
|
|
<Bit Name="STOP" Authority="RW" Bits="9" Description="停止位(STOP)控制。
0: 不管发送FIFO是否为空，都不发送停止位。如果发送FIFO非空，那么主机根据CMD位的值继续当前的发送或者接收传输。如果发送FIFO为空，那么主机将SCL拉低占用总线，直到发送FIFO中有新的命令。
1: 不管发送FIFO是否为空，都在当前字节传输完成后发送停止位。如果发送FIFO非空，那么主机会立即发送起始位申请总线仲裁来尝试重新开始一个新的传输。" />
|
|||
|
|
<Bit Name="CMD" Authority="RW" Bits="8" Description="读写控制。
1: 读
0: 写

在I2C工作在从机模式下，该位不能控制传输的方向。在工作在主机模式时，该位用来控制传输方向。
当一个命令被写入发送FIFO时，该位被用来区分读和写。在从机接收模式下，该位为无效操作位，因为不需要对该位进行操作。在从机发送模式下，0表示I2C_DATA_CMD中的数据需要被发送。" />
|
|||
|
|
<Bit Name="DATA" Authority="RW" Bits="7-0" Description="I2C总线发送或者收到的数据。

在I2C进行读操作的时候，如果写这个寄存器，那么写操作将无效，如果读这个寄存器，那么返回的是I2C接口从总线上收到的数据。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SS_SCLH" Authority="RW" Address="0x400a0014" Width="32" Description="标准模式SCL高电平长度计数寄存器">
|
|||
|
|
<Bit Name="SCL_HCNT" Authority="RW" Bits="15-0" Description="该寄存器设置标准速度模式下，SCL时钟高电平的周期长度计数值。为了保证IO时序的正确性，该寄存器必须在任何I2C总线传输开始之前设置。
该寄存器必须在I2C接口被禁用(I2C_ENABLE[0]=0)时进行配置。
可配置的最小值为6，硬件上禁止写任何比6小的数，如果尝试写比6小的数，结果就是寄存器的值为6。 

注意：该寄存器的值不能超过65525，因为该I2C模块使用了一个16位的计数器来检测I2C总线的空闲状态，当这个计数器的值达到SCL_HCNT+10的时候，标记为空闲。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SS_SCLL" Authority="RW" Address="0x400a0018" Width="32" Description="标准模式SCL低电平长度计数寄存器">
|
|||
|
|
<Bit Name="SCL_LCNT" Authority="RW" Bits="15-0" Description="该寄存器设置标准速度模式下，SCL时钟低电平的周期长度计数值。为了保证IO时序的正确性，该寄存器必须在任何I2C总线传输开始之前设置。
该寄存器必须在I2C接口被禁用(I2C_ENABLE[0]=0)时进行配置。
可配置的最小值为8，硬件上禁止写任何比8小的数，如果尝试写比8小的数，结果就是寄存器的值为8。 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_FS_SCLH" Authority="RW" Address="0x400a001c" Width="32" Description="高速模式SCL高电平长度计数寄存器">
|
|||
|
|
<Bit Name="SCL_HCNT" Authority="RW" Bits="15-0" Description="该寄存器设置高速模式下，SCL时钟高电平的周期长度计数值。为了保证IO时序的正确性，该寄存器必须在任何I2C总线传输开始之前设置。
该寄存器必须在I2C接口被禁用(I2C_ENABLE[0]=0)时进行配置。
可配置的最小值为6，硬件上禁止写任何比6小的数，如果尝试写比6小的数，结果就是寄存器的值为6。 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_FS_SCLL" Authority="RW" Address="0x400a0020" Width="32" Description="高速模式SCL低电平长度计数寄存器">
|
|||
|
|
<Bit Name="SCL_LCNT" Authority="RW" Bits="15-0" Description="该寄存器设置高速或者超高速模式下，SCL时钟低电平的周期长度计数值。为了保证IO时序的正确性，该寄存器必须在任何I2C总线传输开始之前设置。
该寄存器必须在I2C接口被禁用(I2C_ENABLE[0]=0)时进行配置。
可配置的最小值为8，硬件上禁止写任何比8小的数，如果尝试写比8小的数，结果就是寄存器的值为8。 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_RX_FLSEL" Authority="RW" Address="0x400a002c" Width="32" Description="接收FIFO阈值寄存器">
|
|||
|
|
<Bit Name="RX_FLSEL" Authority="RW" Bits="7-0" Description="接收FIFO阈值。

FIFO中数据的数量超过或者等于该阈值时，将触发RX_FULL中断(I2C_RISR的第2位)。该阈值不能超过FIFO深度(8)，如果设置的值超过了FIFO深度，那么实际写入的值为FIFO的深度值。
该寄存器的值0表示有1个数据，7表示阈值为8个数据。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_TX_FLSEL" Authority="RW" Address="0x400a0030" Width="32" Description="发送FIFO阈值寄存器">
|
|||
|
|
<Bit Name="TX_FLSEL" Authority="RW" Bits="7-0" Description="发送FIFO阈值。

FIFO中数据的数量少于或者等于该阈值时，将触发TX_EMPTY中断(I2C_RISR的第4位)。该阈值不能超过FIFO深度(8)，如果设置的值超过了FIFO深度，那么实际写入的值为FIFO的深度值。
该寄存器的值0表示0个数据，7表示阈值为8个数据。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_RX_FL" Authority="RW" Address="0x400a0034" Width="32" Description="接收FIFO状态寄存器">
|
|||
|
|
<Bit Name="RX_FL" Authority="RO" Bits="3-0" Description="接收FIFO中有效数据的个数。 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_TX_FL" Authority="RW" Address="0x400a0038" Width="32" Description="发送FIFO状态寄存器">
|
|||
|
|
<Bit Name="TX_FL" Authority="RO" Bits="3-0" Description="发送FIFO中有效数据的个数。 " />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_ENABLE" Authority="RW" Address="0x400a003c" Width="32" Description="使能寄存器">
|
|||
|
|
<Bit Name="RECOVER_EN" Authority="RW" Bits="3" Description="SDA被拉低锁死后的恢复功能控制
0: 禁用
1: 使能

如果TX_ABRT中断(I2C_ABRT[17])显示SDA被拉低锁死，那么该位可以控制使能SDA的恢复机制(发送最多9个SCL时钟和停止位尝试释放SDA)，然后该位自动清零。" />
|
|||
|
|
<Bit Name="ABORT" Authority="RW" Bits="1" Description="中止I2C传输。
0: 中止操作没有发生或则中止操作已完成
1: 中止操作正在进行

在主机模式下，软件可以将该位置1，用来中止I2C传输。只有在I2C使能状态下(ENABLE=1)，才可以对该位置1，否则任何写操作都无效。发起中止操作后，I2C会在当前传输完成后产生一个停止位并且清空发送FIFO，然后在中止操作后产生TX_ABRT中断。ABORT位会在中止操作后自动清零。" />
|
|||
|
|
<Bit Name="ENABLE" Authority="RW" Bits="0" Description="使能I2C模块
0：禁用
1：使能

当I2C被禁用，会发生下面的事件：
- 发送FIFO和接收FIFO被清空
- 状态标志位仍然保持有效状态直到I2C进入空闲状态
如果模块正在发送状态，那么它会在当前传输完成后停止并且删除发送缓冲中的内容。如果模块正在接收，那么I2C会在当前字节接收完成后停止，并且不发送应答位。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_STATUS" Authority="RW" Address="0x400a0040" Width="32" Description="状态寄存器">
|
|||
|
|
<Bit Name="ENABLE" Authority="RO" Bits="15-12" Description="同I2C_ENABLE" />
|
|||
|
|
<Bit Name="RECOVER_FAIL" Authority="RO" Bits="11" Description="SDA拉低锁死的恢复状态
0: 恢复没有失败
1: 恢复失败

该位表示SDA拉低锁死后的恢复机制是否成功。" />
|
|||
|
|
<Bit Name="SLV_BUSY" Authority="RO" Bits="6" Description="从机模式的状态机工作状态 
0: 从机模式状态机处于空闲状态，I2C的从机部分不在工作
1: 从机模式状态机处于工作状态，I2C的从机部分正在工作" />
|
|||
|
|
<Bit Name="MST_BUSY" Authority="RO" Bits="5" Description="主机模式的状态机工作状态 
0: 主机模式状态机处于空闲状态，I2C的主机部分不在工作
1: 主机模式状态机处于工作状态，I2C的主机部分正在工作
注意：I2C_STATUS[0] – 也就是工作状态位 – 是MST_BUSY和SLV_BUSY位的或逻辑结果。" />
|
|||
|
|
<Bit Name="RFF" Authority="RO" Bits="4" Description="接收FIFO已满 
0: 接收FIFO未满
1: 接收FIFO已满

当接收FIFO已满时置1，当FIFO含有至少1个或者多个空位时会被清0。" />
|
|||
|
|
<Bit Name="RFNE" Authority="RO" Bits="3" Description="接收FIFO非空
0: 接收FIFO为空
1: 接收FIFO非空

当接收FIFO含有至少1个或者多个数据时置1，当FIFO为空时会被清0。" />
|
|||
|
|
<Bit Name="TFE" Authority="RO" Bits="2" Description="发送FIFO为空 
0: 发送FIFO非空
1: 发送FIFO为空

当发送FIFO完全为空时置1，当FIFO含有至少1个或者多个数据时会被清0。该位不会产生中断。" />
|
|||
|
|
<Bit Name="TFNF" Authority="RO" Bits="1" Description="发送FIFO未满 
0: 发送FIFO已满
1: 发送FIFO未满

当发送FIFO含有至少1个或者多个数据时置1，当FIFO为满时会被清0。" />
|
|||
|
|
<Bit Name="BUSY" Authority="RO" Bits="0" Description="I2C工作状态
0: 空闲
1: 工作中" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SDA_TSETUP" Authority="RW" Address="0x400a0048" Width="32" Description="SDA Setup时间寄存器">
|
|||
|
|
<Bit Name="SDA_TSETUP" Authority="RW" Bits="7-0" Description="Setup时间的长度使用下面公式计算：

[(SDA_TSETUP - 1) * (PCLK周期)]

如果需要的延时是1000ns，PCLK频率是10MHz，那么建议设置SDA_TSETUP的值为11.
SDA_TSETUP的最小值为2." />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SDA_THOLD" Authority="RW" Address="0x400a004c" Width="32" Description="SDA Hold 时间寄存器">
|
|||
|
|
<Bit Name="SDA_RX_THOLD" Authority="RW" Bits="23-16" Description="当I2C作为接收端时，设置SDA的hold时间，单位为PCLK的周期。" />
|
|||
|
|
<Bit Name="SDA_TX_THOLD" Authority="RW" Bits="15-0" Description="当I2C作为发送端时，设置SDA的hold时间，单位为PCLK的周期。

SDA_TX_THOLD的值必须大于最小的hold时间：
- 主机模式下1个时钟周期
- 从机模式下7个时钟周期" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SPKLEN" Authority="RW" Address="0x400a0050" Width="32" Description="毛刺干扰滤波控制寄存器">
|
|||
|
|
<Bit Name="SPKLEN" Authority="RW" Bits="7-0" Description="该寄存器设置毛刺干扰过滤逻辑可以过滤的SCL和SDA上最长的毛刺信号长度，以PCLK周期为单位。
该寄存器必须在I2C总线传输开始之前设置，以保证稳定的传输。
该寄存器只有在I2C接口被禁止(I2C_ENABLE[0]=0)的时候可以设置，否则写操作无效。可以设置的最小值为1，硬件禁止写比1小的值，写0仍然为1。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_MISR" Authority="RW" Address="0x400a0058" Width="32" Description="中断状态寄存器">
|
|||
|
|
<Bit Name="SCL_S_LOW" Authority="RO" Bits="14" Description="" />
|
|||
|
|
<Bit Name="RESTART_DET" Authority="RO" Bits="12" Description="" />
|
|||
|
|
<Bit Name="GEN_CALL" Authority="RO" Bits="11" Description="" />
|
|||
|
|
<Bit Name="START_DET" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="STOP_DET" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="BUSY" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="RX_DONE" Authority="RO" Bits="7" Description="" />
|
|||
|
|
<Bit Name="TX_ABRT" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="RD_REQ" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="TX_EMPTY" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="TX_OVER" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="RX_FULL" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="RX_OVER" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="RX_UNDER" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_IMCR" Authority="RW" Address="0x400a005c" Width="32" Description="中断使能寄存器">
|
|||
|
|
<Bit Name="SCL_S_LOW" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="RESTART_DET" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="GEN_CALL" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="START_DET" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="STOP_DET" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="BUSY" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="RX_DONE" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="TX_ABRT" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="RD_REQ" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="TX_EMPTY" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="TX_OVER" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="RX_FULL" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="RX_OVER" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="RX_UNDER" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_RISR" Authority="RW" Address="0x400a0060" Width="32" Description="原始中断状态寄存器">
|
|||
|
|
<Bit Name="SCL_S_LOW" Authority="RO" Bits="14" Description="" />
|
|||
|
|
<Bit Name="RESTART_DET" Authority="RO" Bits="12" Description="" />
|
|||
|
|
<Bit Name="GEN_CALL" Authority="RO" Bits="11" Description="" />
|
|||
|
|
<Bit Name="START_DET" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="STOP_DET" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="BUSY" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="RX_DONE" Authority="RO" Bits="7" Description="" />
|
|||
|
|
<Bit Name="TX_ABRT" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="RD_REQ" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="TX_EMPTY" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="TX_OVER" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="RX_FULL" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="RX_OVER" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="RX_UNDER" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_ICR" Authority="RW" Address="0x400a0064" Width="32" Description="中断清除寄存器">
|
|||
|
|
<Bit Name="SCL_S_LOW" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="RESTART_DET" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="GEN_CALL" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="START_DET" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="STOP_DET" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="BUSY" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="RX_DONE" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="TX_ABRT" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="RD_REQ" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="TX_EMPTY" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="TX_OVER" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="RX_FULL" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="RX_OVER" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="RX_UNDER" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SCL_TOUT" Authority="RW" Address="0x400a006c" Width="32" Description="SCL锁死超时控制寄存器">
|
|||
|
|
<Bit Name="SCL_TOUT" Authority="RW" Bits="31-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_SDA_TOUT" Authority="RW" Address="0x400a0070" Width="32" Description="SDA锁死超时控制寄存器">
|
|||
|
|
<Bit Name="SDA_TOUT" Authority="RW" Bits="31-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_TX_ABRT" Authority="RW" Address="0x400a0074" Width="32" Description="发送中止状态寄存器">
|
|||
|
|
<Bit Name="SDA_S_LOW" Authority="RO" Bits="17" Description="只在主机模式有效。主机检测到SDA被锁死在低电平超过I2C_SDA_TOUT个PCLK周期。" />
|
|||
|
|
<Bit Name="USER_ABRT" Authority="RO" Bits="16" Description="只在主机模式有效。主机检测到发送中止(IC_ENABLE[1])." />
|
|||
|
|
<Bit Name="SLVRD_INTX" Authority="RO" Bits="15" Description="1: 当处理器(从机模式)响应了一个给远程主机发送数据的请求时，用户对I2C_DATA_CMD寄存器的第8位CMD写1。" />
|
|||
|
|
<Bit Name="SLV_ARBLOST" Authority="RO" Bits="14" Description="1: 从机在发送数据到远端主机时丢失了总线。I2C_TX_ABRT[12]会被同时置1。" />
|
|||
|
|
<Bit Name="SLVFLUSH_TX" Authority="RO" Bits="13" Description="1: 从机收到了一个读命令并且发送FIFO中有数据，所以从机产生了一个TX_ABRT中断去清除发送FIFO中的旧数据。" />
|
|||
|
|
<Bit Name="ARB_LOST" Authority="RO" Bits="12" Description="1: 主机丢失了仲裁，或者在I2C_TX_ABRT[14]置1的情况下从机发送端丢失了仲裁" />
|
|||
|
|
<Bit Name="MASTER_DIS" Authority="RO" Bits="11" Description="1: 用户在主机模式没有使能的情况下尝试主机操作" />
|
|||
|
|
<Bit Name="10B_RD_NRSTRT" Authority="RO" Bits="10" Description="1: 重复起始位被禁止(RESTART_EN (I2C_CR[5]) = 0)并且主机在10位寻址模式发送了一个读命令。" />
|
|||
|
|
<Bit Name="SBYTE_NRSTRT" Authority="RO" Bits="9" Description="1: 重复起始位被禁止(RESTART_EN (I2C_CR[5]) = 0)并且用户正在尝试发送一个起始字节。

如果要清除第9位，SBYTE_NRSTRT的触发源必须固定；重复起始位必须使能(I2C_CR[5]=1)，SPECIAL位不能为0x3 (I2C_TADDR[11:10])。一旦触发源固定，该位就可以跟清除其它位的方法一样进行清除，否则该位在清除后又会被置起。" />
|
|||
|
|
<Bit Name="SBYTE_ACK" Authority="RO" Bits="7" Description="1: 主机发送了一个起始字节并且这个起始字节被应答了(错误行为)" />
|
|||
|
|
<Bit Name="GCALL_READ" Authority="RO" Bits="5" Description="1: I2C在主机模式发送了一个general call但是用户的程序在general call后从总线上读数据 (I2C_DATA_CMD[9]被设置为1)" />
|
|||
|
|
<Bit Name="GCALL_NACK" Authority="RO" Bits="4" Description="1: I2C在主机模式发送了一个general call并且总线上没有从机应答该general call" />
|
|||
|
|
<Bit Name="TXDATA_NACK" Authority="RO" Bits="3" Description="1: 该位只在主机模式下有效。主机收到了地址的应答，但是当它发送数据到该地址时，却没有收到任何从机的应答。" />
|
|||
|
|
<Bit Name="10ADDR2_NACK" Authority="RO" Bits="2" Description="1: 主机工作在10位寻址模式并且没有任何从机应答主机发送的10位地址的第二个字节" />
|
|||
|
|
<Bit Name="10ADDR1_NACK" Authority="RO" Bits="1" Description="1: 主机工作在10位寻址模式并且没有任何从机应答主机发送的10位地址的第一个字节" />
|
|||
|
|
<Bit Name="7ADDR_NACK" Authority="RO" Bits="0" Description="1: 主机工作在7位寻址模式并且没有任何从机应答主机发送的地址" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_GCALL" Authority="RW" Address="0x400a0078" Width="32" Description="General Call控制寄存器">
|
|||
|
|
<Bit Name="ACK_GCALL" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="I2C_NACK" Authority="RW" Address="0x400a007c" Width="32" Description="从机NACK控制寄存器">
|
|||
|
|
<Bit Name="NACK" Authority="RW" Bits="0" Description="NACK的产生控制 
1: 在数据字节收到后产生NACK
0: 按正常情况产生NACK/ACK

该位只有在I2C工作在从机接收端时有效。如果该位为1，I2C在收到一个数据字节后只会产生一个NACK，此后的数据传输会被中止并且收到的数据不会被存入接收缓冲区内。如果该位为0，I2C按照正常的情况产生NACK/ACK。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="SIO">
|
|||
|
|
<Register Name="SIO_CR" Authority="RW" Address="0x400b0000" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="TCKPRS" Authority="RW" Bits="31-16" Description="发送时钟分频系数。
发送分频时钟TXCLK的频率：FTXCLK = FPCLK / (TCKPRS +1)" />
|
|||
|
|
<Bit Name="MODE" Authority="RW" Bits="8" Description="SIO发送与接收控制。
0h：发送模式。
1h：接收模式。" />
|
|||
|
|
<Bit Name="DEBCKS" Authority="RW" Bits="7-4" Description="接收去抖滤波时钟分频系数。
去抖滤波分频时钟DBCLK的频率：FDBCLK = FPCLK / (DEBCKS +1)" />
|
|||
|
|
<Bit Name="DEBDEP" Authority="RW" Bits="3-1" Description="接收去抖滤波检查周期数。
0h：1个周期
1h：2个周期
2h：3个周期
3h：4个周期
4h：5个周期
5h：6个周期
6h：7个周期
7h：8个周期" />
|
|||
|
|
<Bit Name="CLKEN" Authority="RW" Bits="0" Description="SIO时钟使能控制。
0h：工作时钟禁止。
1h：工作时钟使能。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_TXCR0" Authority="RW" Address="0x400b0004" Width="32" Description="发送控制寄存器0">
|
|||
|
|
<Bit Name="TXCNT" Authority="RW" Bits="15-8" Description="发送模式时，发送序列的长度控制。
当发送开始时，发送计数器在完成一个对象的发送后自动增加1。当发送到TXCNT+1个对象完成后，结束当前发送。" />
|
|||
|
|
<Bit Name="TXBUFLEN" Authority="RW" Bits="7-4" Description="发送数据BUFFER长度。
当发送开始时，发送计数器在完成一个对象的发送后自动增加1。当发送到TXBUFLEN +1个对象完成后，若发送BIT数仍小于TXCNT+1则重新载入SIO_TXBUF并发送。" />
|
|||
|
|
<Bit Name="TDIR" Authority="RW" Bits="2" Description="发送数据方向。
0h：将SIO_TXBUF数据按LSB到MSB方式移出。
1h：将SIO_TXBUF数据按MSB到LSB方式移出。" />
|
|||
|
|
<Bit Name="IDLEST" Authority="RW" Bits="1-0" Description="空闲时输出状态选择。
0h：高阻态。
1h：高电平输出。
2h：低电平输出。
3h：高阻态。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_TXCR1" Authority="RW" Address="0x400b0008" Width="32" Description="发送控制寄存器1">
|
|||
|
|
<Bit Name="LSQ" Authority="RW" Bits="31-24" Description="DL对象的序列定义
发送LSQ序列时,按LSQ[0]到LSQ[7]的顺序依次移位发送, 发送序列长度由SIO_TXCR1[13:11] (LENOBL)决定。" />
|
|||
|
|
<Bit Name="HSQ" Authority="RW" Bits="23-16" Description="DH对象的序列定义
发送HSQ序列时,按HSQ[0]到HSQ[7]的顺序依次移位发送, 发送序列长度由SIO_TXCR1[10:8] (LENOBH)决定。" />
|
|||
|
|
<Bit Name="LENOBL" Authority="RW" Bits="13-11" Description="DL对象序列长度选择
0h：1bit。
1h：2bit。
2h：3bit。
……
7h：8bit。" />
|
|||
|
|
<Bit Name="LENOBH" Authority="RW" Bits="10-8" Description="DH对象序列长度选择
0h：1bit。
1h：2bit。
2h：3bit。
……
7h：8bit。" />
|
|||
|
|
<Bit Name="D1DUR" Authority="RW" Bits="7-5" Description="D1状态的时间长度
(D1DUR+1) x Ttxshft" />
|
|||
|
|
<Bit Name="D0DUR" Authority="RW" Bits="4-2" Description="D0状态的时间长度
(D0DUR+1) x Ttxshft" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_TXBUF" Authority="RW" Address="0x400b000c" Width="32" Description="发送数据缓存寄存器">
|
|||
|
|
<Bit Name="DATA15" Authority="RW" Bits="31-30" Description="" />
|
|||
|
|
<Bit Name="DATA14" Authority="RW" Bits="29-28" Description="" />
|
|||
|
|
<Bit Name="DATA13" Authority="RW" Bits="27-26" Description="" />
|
|||
|
|
<Bit Name="DATA12" Authority="RW" Bits="25-24" Description="" />
|
|||
|
|
<Bit Name="DATA11" Authority="RW" Bits="23-22" Description="" />
|
|||
|
|
<Bit Name="DATA10" Authority="RW" Bits="21-20" Description="" />
|
|||
|
|
<Bit Name="DATA9" Authority="RW" Bits="19-18" Description="" />
|
|||
|
|
<Bit Name="DATA8" Authority="RW" Bits="17-16" Description="" />
|
|||
|
|
<Bit Name="DATA7" Authority="RW" Bits="15-14" Description="" />
|
|||
|
|
<Bit Name="DATA6" Authority="RW" Bits="13-12" Description="" />
|
|||
|
|
<Bit Name="DATA5" Authority="RW" Bits="11-10" Description="" />
|
|||
|
|
<Bit Name="DATA4" Authority="RW" Bits="9-8" Description="" />
|
|||
|
|
<Bit Name="DATA3" Authority="RW" Bits="7-6" Description="" />
|
|||
|
|
<Bit Name="DATA2" Authority="RW" Bits="5-4" Description="" />
|
|||
|
|
<Bit Name="DATA1" Authority="RW" Bits="3-2" Description="" />
|
|||
|
|
<Bit Name="DATA0" Authority="RW" Bits="1-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_RXCR0" Authority="RW" Address="0x400b0010" Width="32" Description="接收控制寄存器0">
|
|||
|
|
<Bit Name="RMODE" Authority="RW" Bits="31-30" Description="采样模式
0h: 在当前bit采样结束后, 检测到SIO端口有沿跳变, 才开始采样下一个数据
1h: 在当前bit采样结束后, 无论SIO端口是否有沿跳变均立即开始采样下一个数据
其他: 无效模式" />
|
|||
|
|
<Bit Name="RDIR" Authority="RW" Bits="29" Description="接收数据方向。
0h: 接收到的数据，即发送端的数据是从MSB到LSB移出。依次从第0位开始移入RXBUF。
1h: 接收到的数据，即发送端的数据是从LSB到MSB移出。依次从第31位开始移入RXBUF" />
|
|||
|
|
<Bit Name="ALIGNEN" Authority="RW" Bits="28" Description="采样对准使能
0h: 不使能采样对准.
1h: 使能采样对准, 在采样触发沿对准采样结果" />
|
|||
|
|
<Bit Name="HITHR" Authority="RW" Bits="20-16" Description="接收原始数据抽取高的判断阈值
当SIO_RXCR0[15:10] （EXTRACT）为20H时，在接收到的原始数据的1的个数大于HITHR时, 采样提取为1否则抽取为 0。" />
|
|||
|
|
<Bit Name="EXTRACT" Authority="RW" Bits="15-10" Description="采样提取策略设置。
0h：接收到的原始数据的第0位作为提取值。
1h：接收到的原始数据的第1位作为提取值。
2h：接收到的原始数据的第3位作为提取值。
……
1Dh：接收到的原始数据的第29位作为提取值。
1Eh：接收到的原始数据的第30位作为提取值。
1Fh：接收到的原始数据的第31位作为提取值。
20h：接收到的原始数据的1的个数大于SIO_RXCR2[20:16] (HITHR)时提取为H，否则提取为L
其他：保留" />
|
|||
|
|
<Bit Name="SPLCNT" Authority="RW" Bits="8-4" Description="采样的长度，即一个BIT数据由SPLCNT+1个采样决定。" />
|
|||
|
|
<Bit Name="TRGMODE" Authority="RW" Bits="3" Description="采样触发模式选择。
0h：选择去抖后采样信号。
1h：选择30ns滤波后的采样信号。" />
|
|||
|
|
<Bit Name="BSTSEL" Authority="RW" Bits="1-0" Description="采样触发边沿。
0h：上升沿触发。
1h：下降沿触发。
2h：上升、下降沿均触发。
3h：上升沿触发。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_RXCR1" Authority="RW" Address="0x400b0014" Width="32" Description="接收控制寄存器1">
|
|||
|
|
<Bit Name="RCKPRS" Authority="RW" Bits="31-16" Description="" />
|
|||
|
|
<Bit Name="BUFCNT" Authority="RW" Bits="12-8" Description="" />
|
|||
|
|
<Bit Name="RXCNT" Authority="RW" Bits="7-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_RXCR2" Authority="RW" Address="0x400b0018" Width="32" Description="接收控制寄存器2">
|
|||
|
|
<Bit Name="TOCNT" Authority="RW" Bits="23-16" Description="采样超时长度，在采样触发后，TOCNT+1个周期内未检测到采样触发边沿，则复位接收模块。" />
|
|||
|
|
<Bit Name="TORSTEN" Authority="RW" Bits="15" Description="采样超时复位。
0h：禁止采样超时复位。
1h：使能采样超时复位。" />
|
|||
|
|
<Bit Name="BREAKCNT" Authority="RW" Bits="7-3" Description="复位检测周期数。
使能复位检测，在BREAKCNT+1个采样长度内，接收到数据都为BREAKLVL则复位接收模块，并产生BREAK中断。" />
|
|||
|
|
<Bit Name="BREAKLVL" Authority="RW" Bits="1" Description="复位检测电平。
0h：低电平。
1h：高电平" />
|
|||
|
|
<Bit Name="BREAKEN" Authority="RW" Bits="0" Description="复位检测使能控制。
0h：禁止复位检测。
1h：使能复位检测，在BREAKCNT+1个采样长度内，接收到数据都为BREAKLVL则复位接收模块，并产生BREAK中断。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_RXBUF" Authority="RW" Address="0x400b001c" Width="32" Description="接收数据缓存寄存器">
|
|||
|
|
<Bit Name="RXBUF" Authority="RO" Bits="31-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_RISR" Authority="RW" Address="0x400b0020" Width="32" Description="原始中断状态寄存器">
|
|||
|
|
<Bit Name="TIMEOUT" Authority="RO" Bits="5" Description="TIMEOUT中断请求原始标志状态" />
|
|||
|
|
<Bit Name="BREAK" Authority="RO" Bits="4" Description="BREAK中断请求原始标志状态" />
|
|||
|
|
<Bit Name="RXBUFFULL" Authority="RO" Bits="3" Description="RXBUFFULL中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TXBUFEMPT" Authority="RO" Bits="2" Description="TXBUFEMPT中断请求原始标志状态" />
|
|||
|
|
<Bit Name="RXDNE" Authority="RO" Bits="1" Description="RXDNE中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TXDNE" Authority="RO" Bits="0" Description="TXDNE中断请求原始标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_MISR" Authority="RW" Address="0x400b0024" Width="32" Description="中断状态寄存器">
|
|||
|
|
<Bit Name="TIMEOUT" Authority="RO" Bits="5" Description="TIMEOUT中断请求标志状态" />
|
|||
|
|
<Bit Name="BREAK" Authority="RO" Bits="4" Description="BREAK中断请求标志状态" />
|
|||
|
|
<Bit Name="RXBUFFULL" Authority="RO" Bits="3" Description="RXBUFFULL中断请求标志状态" />
|
|||
|
|
<Bit Name="TXBUFEMPT" Authority="RO" Bits="2" Description="TXBUFEMPT中断请求标志状态" />
|
|||
|
|
<Bit Name="RXDNE" Authority="RO" Bits="1" Description="RXDNE中断请求标志状态" />
|
|||
|
|
<Bit Name="TXDNE" Authority="RO" Bits="0" Description="TXDNE中断请求标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_IMCR" Authority="RW" Address="0x400b0028" Width="32" Description="中断使能控制寄存器">
|
|||
|
|
<Bit Name="TIMEOUT" Authority="RW" Bits="5" Description="TIMEOUT中断使能控制位" />
|
|||
|
|
<Bit Name="BREAK" Authority="RW" Bits="4" Description="BREAK中断使能控制位" />
|
|||
|
|
<Bit Name="RXBUFFULL" Authority="RW" Bits="3" Description="RXBUFFULL中断使能控制位" />
|
|||
|
|
<Bit Name="TXBUFEMPT" Authority="RW" Bits="2" Description="TXBUFEMPT中断使能控制位" />
|
|||
|
|
<Bit Name="RXDNE" Authority="RW" Bits="1" Description="RXDNE中断使能控制位" />
|
|||
|
|
<Bit Name="TXDNE" Authority="RW" Bits="0" Description="TXDNE中断使能控制位" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="SIO_ICR" Authority="RW" Address="0x400b002c" Width="32" Description="中断清除寄存器">
|
|||
|
|
<Bit Name="TIMEOUT" Authority="RW" Bits="5" Description="清除TIMEOUT中断请求原始标志状态" />
|
|||
|
|
<Bit Name="BREAK" Authority="RW" Bits="4" Description="清除BREAK中断请求原始标志状态" />
|
|||
|
|
<Bit Name="RXBUFFULL" Authority="RW" Bits="3" Description="清除RXBUFFULL中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TXBUFEMPT" Authority="RW" Bits="2" Description="清除TXBUFEMPT中断请求原始标志状态" />
|
|||
|
|
<Bit Name="RXDNE" Authority="RW" Bits="1" Description="清除RXDNE中断请求原始标志状态" />
|
|||
|
|
<Bit Name="TXDNE" Authority="RW" Bits="0" Description="清除TXDNE中断请求原始标志状态" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="CRC">
|
|||
|
|
<Register Name="CRC_CEDR" Authority="RW" Address="0x50000004" Width="32" Description="时钟使能/禁止寄存器">
|
|||
|
|
<Bit Name="CKEN" Authority="RW" Bits="0" Description="CRC 引擎使能：0 : 禁止1 : 使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CRC_SRR" Authority="RW" Address="0x50000008" Width="32" Description="软件复位寄存器">
|
|||
|
|
<Bit Name="SWRST" Authority="RW" Bits="31" Description="软件复位写1会复位该模块" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CRC_CR" Authority="RW" Address="0x5000000c" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="POLY" Authority="RW" Bits="5-4" Description="多项式控制 0x: CRC-CCITT 10: CRC-16 11: CRC-32" />
|
|||
|
|
<Bit Name="REFOUT" Authority="RW" Bits="3" Description="CRC输出数据的按位反转控制0: 无反转1: 使能反转" />
|
|||
|
|
<Bit Name="REFIN" Authority="RW" Bits="2" Description="CRC输入数据的按位反转控制0: 无反转1: 使能反转" />
|
|||
|
|
<Bit Name="XOROUT" Authority="RW" Bits="1" Description="CRC输出数据的异或控制0: 无异或1: 使能异或" />
|
|||
|
|
<Bit Name="XORIN" Authority="RW" Bits="0" Description="CRC输入数据的异或控制0: 无异或1: 使能异或" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CRC_SEED" Authority="RW" Address="0x50000010" Width="32" Description="种子值寄存器">
|
|||
|
|
<Bit Name="SEED" Authority="RW" Bits="31-0" Description="对该寄存器的写操作会将该种子值载入CRC_DATAOUT寄存器中作为预置值(初值)。
SEED值必须在每次CRC计算前都操作一次。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CRC_DATAIN" Authority="RW" Address="0x50000014" Width="32" Description="输入数据寄存器">
|
|||
|
|
<Bit Name="DATAIN" Authority="RW" Bits="31-0" Description="用来计算CRC的输入数据。
支持字节，半字，全字三种格式。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CRC_DATAOUT" Authority="RW" Address="0x50000018" Width="32" Description="输出数据寄存器">
|
|||
|
|
<Bit Name="DATAOUT" Authority="RO" Bits="31-0" Description="该寄存器保存CRC计算结果。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="GPIOA">
|
|||
|
|
<Register Name="GPIO_CONLR" Authority="RW" Address="0x60000000" Width="32" Description="低位控制寄存器">
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="31-28" Description="IO管脚7的模式配置" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="27-24" Description="IO管脚6的模式配置" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="23-20" Description="IO管脚5的模式配置" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="19-16" Description="IO管脚4的模式配置" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="15-12" Description="IO管脚3的模式配置" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="11-8" Description="IO管脚2的模式配置" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="7-4" Description="IO管脚1的模式配置" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="3-0" Description="IO管脚0的模式配置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_CONHR" Authority="RW" Address="0x60000004" Width="32" Description="高位控制寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="31-28" Description="IO管脚15的模式配置" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="27-24" Description="IO管脚14的模式配置" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="23-20" Description="IO管脚13的模式配置" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="19-16" Description="IO管脚12的模式配置" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="15-12" Description="IO管脚11的模式配置" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="11-8" Description="IO管脚10的模式配置" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="7-4" Description="IO管脚9的模式配置" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="3-0" Description="IO管脚8的模式配置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_WODR" Authority="RW" Address="0x60000008" Width="32" Description="输出数据寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_SODR" Authority="RW" Address="0x6000000c" Width="32" Description="输出置位寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_CODR" Authority="RW" Address="0x60000010" Width="32" Description="输出清除寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_ODSR" Authority="RW" Address="0x60000014" Width="32" Description="输出状态寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RO" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RO" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RO" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RO" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RO" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RO" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_PSDR" Authority="RW" Address="0x60000018" Width="32" Description="管脚状态寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RO" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RO" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RO" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RO" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RO" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RO" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_FLTEN" Authority="RW" Address="0x6000001c" Width="32" Description="输入信号滤波器使能控制寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_PUDR" Authority="RW" Address="0x60000020" Width="32" Description="上拉/下拉配置寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="31-30" Description="上拉/下拉IO 管脚15" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="29-28" Description="上拉/下拉IO 管脚14" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="27-26" Description="上拉/下拉IO 管脚13" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="25-24" Description="上拉/下拉IO 管脚12" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="23-22" Description="上拉/下拉IO 管脚11" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="21-20" Description="上拉/下拉IO 管脚10" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="19-18" Description="上拉/下拉IO 管脚9" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="17-16" Description="上拉/下拉IO 管脚8" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="15-14" Description="上拉/下拉IO 管脚7" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="13-12" Description="上拉/下拉IO 管脚6" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="11-10" Description="上拉/下拉IO 管脚5" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="9-8" Description="上拉/下拉IO 管脚4" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="7-6" Description="上拉/下拉IO 管脚3" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="5-4" Description="上拉/下拉IO 管脚2" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="3-2" Description="上拉/下拉IO 管脚1" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="1-0" Description="上拉/下拉IO 管脚0" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_DSCR" Authority="RW" Address="0x60000024" Width="32" Description="驱动强度配置寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="31-30" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="29-28" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="27-26" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="25-24" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="23-22" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="21-20" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="19-18" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="17-16" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="15-14" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="13-12" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="11-10" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="9-8" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="7-6" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="5-4" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="3-2" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="1-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_OMCR" Authority="RW" Address="0x60000028" Width="32" Description="输出模式配置寄存器">
|
|||
|
|
<Bit Name="CCM15" Authority="RW" Bits="31" Description="" />
|
|||
|
|
<Bit Name="CCM14" Authority="RW" Bits="30" Description="" />
|
|||
|
|
<Bit Name="CCM13" Authority="RW" Bits="29" Description="" />
|
|||
|
|
<Bit Name="CCM12" Authority="RW" Bits="28" Description="" />
|
|||
|
|
<Bit Name="CCM11" Authority="RW" Bits="27" Description="" />
|
|||
|
|
<Bit Name="CCM10" Authority="RW" Bits="26" Description="" />
|
|||
|
|
<Bit Name="CCM9" Authority="RW" Bits="25" Description="" />
|
|||
|
|
<Bit Name="CCM8" Authority="RW" Bits="24" Description="" />
|
|||
|
|
<Bit Name="CCM7" Authority="RW" Bits="23" Description="" />
|
|||
|
|
<Bit Name="CCM6" Authority="RW" Bits="22" Description="" />
|
|||
|
|
<Bit Name="CCM5" Authority="RW" Bits="21" Description="" />
|
|||
|
|
<Bit Name="CCM4" Authority="RW" Bits="20" Description="" />
|
|||
|
|
<Bit Name="CCM3" Authority="RW" Bits="19" Description="" />
|
|||
|
|
<Bit Name="CCM2" Authority="RW" Bits="18" Description="" />
|
|||
|
|
<Bit Name="CCM1" Authority="RW" Bits="17" Description="" />
|
|||
|
|
<Bit Name="CCM0" Authority="RW" Bits="16" Description="" />
|
|||
|
|
<Bit Name="ODP15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="ODP14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="ODP13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="ODP12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="ODP11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="ODP10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="ODP9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="ODP8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="ODP7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="ODP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="ODP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="ODP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="ODP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="ODP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="ODP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="ODP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IECR" Authority="RW" Address="0x6000002c" Width="32" Description="外部中断使能寄存器">
|
|||
|
|
<Bit Name="IEN15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="IEN14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="IEN13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="IEN12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="IEN11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="IEN10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="IEN9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="IEN8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="IEN7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="IEN6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="IEN5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="IEN4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IEN3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="IEN2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="IEN1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="IEN0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IEER" Authority="RW" Address="0x60000030" Width="32" Description="外部中断使能设置寄存器">
|
|||
|
|
<Bit Name="IEE15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="IEE14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="IEE13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="IEE12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="IEE11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="IEE10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="IEE9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="IEE8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="IEE7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="IEE6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="IEE5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="IEE4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IEE3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="IEE2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="IEE1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="IEE0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IEDR" Authority="RW" Address="0x60000034" Width="32" Description="外部中断使能清除寄存器">
|
|||
|
|
<Bit Name="IED15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="IED14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="IED13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="IED12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="IED11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="IED10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="IED9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="IED8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="IED7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="IED6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="IED5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="IED4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IED3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="IED2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="IED1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="IED0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="GPIOB">
|
|||
|
|
<Register Name="GPIO_CONLR" Authority="RW" Address="0x60002000" Width="32" Description="低位控制寄存器">
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="31-28" Description="IO管脚7的模式配置" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="27-24" Description="IO管脚6的模式配置" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="23-20" Description="IO管脚5的模式配置" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="19-16" Description="IO管脚4的模式配置" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="15-12" Description="IO管脚3的模式配置" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="11-8" Description="IO管脚2的模式配置" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="7-4" Description="IO管脚1的模式配置" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="3-0" Description="IO管脚0的模式配置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_CONHR" Authority="RW" Address="0x60002004" Width="32" Description="高位控制寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="31-28" Description="IO管脚15的模式配置" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="27-24" Description="IO管脚14的模式配置" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="23-20" Description="IO管脚13的模式配置" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="19-16" Description="IO管脚12的模式配置" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="15-12" Description="IO管脚11的模式配置" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="11-8" Description="IO管脚10的模式配置" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="7-4" Description="IO管脚9的模式配置" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="3-0" Description="IO管脚8的模式配置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_WODR" Authority="RW" Address="0x60002008" Width="32" Description="输出数据寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_SODR" Authority="RW" Address="0x6000200c" Width="32" Description="输出置位寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_CODR" Authority="RW" Address="0x60002010" Width="32" Description="输出清除寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_ODSR" Authority="RW" Address="0x60002014" Width="32" Description="输出状态寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RO" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RO" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RO" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RO" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RO" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RO" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_PSDR" Authority="RW" Address="0x60002018" Width="32" Description="管脚状态寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RO" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RO" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RO" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RO" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RO" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RO" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RO" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RO" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RO" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RO" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RO" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RO" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RO" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RO" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RO" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RO" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_FLTEN" Authority="RW" Address="0x6000201c" Width="32" Description="输入信号滤波器使能控制寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_PUDR" Authority="RW" Address="0x60002020" Width="32" Description="上拉/下拉配置寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="31-30" Description="上拉/下拉IO 管脚15" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="29-28" Description="上拉/下拉IO 管脚14" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="27-26" Description="上拉/下拉IO 管脚13" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="25-24" Description="上拉/下拉IO 管脚12" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="23-22" Description="上拉/下拉IO 管脚11" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="21-20" Description="上拉/下拉IO 管脚10" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="19-18" Description="上拉/下拉IO 管脚9" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="17-16" Description="上拉/下拉IO 管脚8" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="15-14" Description="上拉/下拉IO 管脚7" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="13-12" Description="上拉/下拉IO 管脚6" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="11-10" Description="上拉/下拉IO 管脚5" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="9-8" Description="上拉/下拉IO 管脚4" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="7-6" Description="上拉/下拉IO 管脚3" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="5-4" Description="上拉/下拉IO 管脚2" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="3-2" Description="上拉/下拉IO 管脚1" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="1-0" Description="上拉/下拉IO 管脚0" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_DSCR" Authority="RW" Address="0x60002024" Width="32" Description="驱动强度配置寄存器">
|
|||
|
|
<Bit Name="P15" Authority="RW" Bits="31-30" Description="" />
|
|||
|
|
<Bit Name="P14" Authority="RW" Bits="29-28" Description="" />
|
|||
|
|
<Bit Name="P13" Authority="RW" Bits="27-26" Description="" />
|
|||
|
|
<Bit Name="P12" Authority="RW" Bits="25-24" Description="" />
|
|||
|
|
<Bit Name="P11" Authority="RW" Bits="23-22" Description="" />
|
|||
|
|
<Bit Name="P10" Authority="RW" Bits="21-20" Description="" />
|
|||
|
|
<Bit Name="P9" Authority="RW" Bits="19-18" Description="" />
|
|||
|
|
<Bit Name="P8" Authority="RW" Bits="17-16" Description="" />
|
|||
|
|
<Bit Name="P7" Authority="RW" Bits="15-14" Description="" />
|
|||
|
|
<Bit Name="P6" Authority="RW" Bits="13-12" Description="" />
|
|||
|
|
<Bit Name="P5" Authority="RW" Bits="11-10" Description="" />
|
|||
|
|
<Bit Name="P4" Authority="RW" Bits="9-8" Description="" />
|
|||
|
|
<Bit Name="P3" Authority="RW" Bits="7-6" Description="" />
|
|||
|
|
<Bit Name="P2" Authority="RW" Bits="5-4" Description="" />
|
|||
|
|
<Bit Name="P1" Authority="RW" Bits="3-2" Description="" />
|
|||
|
|
<Bit Name="P0" Authority="RW" Bits="1-0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_OMCR" Authority="RW" Address="0x60002028" Width="32" Description="输出模式配置寄存器">
|
|||
|
|
<Bit Name="CCM15" Authority="RW" Bits="31" Description="" />
|
|||
|
|
<Bit Name="CCM14" Authority="RW" Bits="30" Description="" />
|
|||
|
|
<Bit Name="CCM13" Authority="RW" Bits="29" Description="" />
|
|||
|
|
<Bit Name="CCM12" Authority="RW" Bits="28" Description="" />
|
|||
|
|
<Bit Name="CCM11" Authority="RW" Bits="27" Description="" />
|
|||
|
|
<Bit Name="CCM10" Authority="RW" Bits="26" Description="" />
|
|||
|
|
<Bit Name="CCM9" Authority="RW" Bits="25" Description="" />
|
|||
|
|
<Bit Name="CCM8" Authority="RW" Bits="24" Description="" />
|
|||
|
|
<Bit Name="CCM7" Authority="RW" Bits="23" Description="" />
|
|||
|
|
<Bit Name="CCM6" Authority="RW" Bits="22" Description="" />
|
|||
|
|
<Bit Name="CCM5" Authority="RW" Bits="21" Description="" />
|
|||
|
|
<Bit Name="CCM4" Authority="RW" Bits="20" Description="" />
|
|||
|
|
<Bit Name="CCM3" Authority="RW" Bits="19" Description="" />
|
|||
|
|
<Bit Name="CCM2" Authority="RW" Bits="18" Description="" />
|
|||
|
|
<Bit Name="CCM1" Authority="RW" Bits="17" Description="" />
|
|||
|
|
<Bit Name="CCM0" Authority="RW" Bits="16" Description="" />
|
|||
|
|
<Bit Name="ODP15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="ODP14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="ODP13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="ODP12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="ODP11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="ODP10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="ODP9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="ODP8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="ODP7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="ODP6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="ODP5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="ODP4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="ODP3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="ODP2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="ODP1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="ODP0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IECR" Authority="RW" Address="0x6000202c" Width="32" Description="外部中断使能寄存器">
|
|||
|
|
<Bit Name="IEN15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="IEN14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="IEN13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="IEN12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="IEN11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="IEN10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="IEN9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="IEN8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="IEN7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="IEN6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="IEN5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="IEN4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IEN3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="IEN2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="IEN1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="IEN0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IEER" Authority="RW" Address="0x60002030" Width="32" Description="外部中断使能设置寄存器">
|
|||
|
|
<Bit Name="IEE15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="IEE14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="IEE13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="IEE12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="IEE11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="IEE10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="IEE9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="IEE8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="IEE7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="IEE6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="IEE5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="IEE4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IEE3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="IEE2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="IEE1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="IEE0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IEDR" Authority="RW" Address="0x60002034" Width="32" Description="外部中断使能清除寄存器">
|
|||
|
|
<Bit Name="IED15" Authority="RW" Bits="15" Description="" />
|
|||
|
|
<Bit Name="IED14" Authority="RW" Bits="14" Description="" />
|
|||
|
|
<Bit Name="IED13" Authority="RW" Bits="13" Description="" />
|
|||
|
|
<Bit Name="IED12" Authority="RW" Bits="12" Description="" />
|
|||
|
|
<Bit Name="IED11" Authority="RW" Bits="11" Description="" />
|
|||
|
|
<Bit Name="IED10" Authority="RW" Bits="10" Description="" />
|
|||
|
|
<Bit Name="IED9" Authority="RW" Bits="9" Description="" />
|
|||
|
|
<Bit Name="IED8" Authority="RW" Bits="8" Description="" />
|
|||
|
|
<Bit Name="IED7" Authority="RW" Bits="7" Description="" />
|
|||
|
|
<Bit Name="IED6" Authority="RW" Bits="6" Description="" />
|
|||
|
|
<Bit Name="IED5" Authority="RW" Bits="5" Description="" />
|
|||
|
|
<Bit Name="IED4" Authority="RW" Bits="4" Description="" />
|
|||
|
|
<Bit Name="IED3" Authority="RW" Bits="3" Description="" />
|
|||
|
|
<Bit Name="IED2" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="IED1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="IED0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="GPIO_IGRP">
|
|||
|
|
<Register Name="GPIO_IGRPL" Authority="RW" Address="0x6000f000" Width="32" Description="外部中断组配置寄存器">
|
|||
|
|
<Bit Name="GRP7" Authority="RW" Bits="30-28" Description="选择外部中断组7" />
|
|||
|
|
<Bit Name="GRP6" Authority="RW" Bits="26-24" Description="选择外部中断组6" />
|
|||
|
|
<Bit Name="GRP5" Authority="RW" Bits="22-20" Description="选择外部中断组5" />
|
|||
|
|
<Bit Name="GRP4" Authority="RW" Bits="18-16" Description="选择外部中断组4" />
|
|||
|
|
<Bit Name="GRP3" Authority="RW" Bits="14-12" Description="选择外部中断组3" />
|
|||
|
|
<Bit Name="GRP2" Authority="RW" Bits="10-8" Description="选择外部中断组2" />
|
|||
|
|
<Bit Name="GRP1" Authority="RW" Bits="6-4" Description="选择外部中断组1" />
|
|||
|
|
<Bit Name="GRP0" Authority="RW" Bits="2-0" Description="选择外部中断组0" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IGRPH" Authority="RW" Address="0x6000f004" Width="32" Description="外部中断组配置寄存器">
|
|||
|
|
<Bit Name="GRP15" Authority="RW" Bits="30-28" Description="选择外部中断组15" />
|
|||
|
|
<Bit Name="GRP14" Authority="RW" Bits="26-24" Description="选择外部中断组14" />
|
|||
|
|
<Bit Name="GRP13" Authority="RW" Bits="22-20" Description="选择外部中断组13" />
|
|||
|
|
<Bit Name="GRP12" Authority="RW" Bits="18-16" Description="选择外部中断组12" />
|
|||
|
|
<Bit Name="GRP11" Authority="RW" Bits="14-12" Description="选择外部中断组11" />
|
|||
|
|
<Bit Name="GRP10" Authority="RW" Bits="10-8" Description="选择外部中断组10" />
|
|||
|
|
<Bit Name="GRP9" Authority="RW" Bits="6-4" Description="选择外部中断组9" />
|
|||
|
|
<Bit Name="GRP8" Authority="RW" Bits="2-0" Description="选择外部中断组8" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_IGREX" Authority="RW" Address="0x6000f008" Width="32" Description="外部中断组扩展配置寄存器">
|
|||
|
|
<Bit Name="GRP19" Authority="RW" Bits="15-12" Description="选择外部中断组19
配置同GPR18控制位" />
|
|||
|
|
<Bit Name="GRP18" Authority="RW" Bits="11-8" Description="选择外部中断组18
0h：GPIOB0.0 被选中
1h：GPIOB0.1 被选中
2h：GPIOB0.2 被选中
3h：GPIOB0.3 被选中
其他：保留" />
|
|||
|
|
<Bit Name="GRP17" Authority="RW" Bits="7-4" Description="选择外部中断组17
配置同GPR16控制位" />
|
|||
|
|
<Bit Name="GRP16" Authority="RW" Bits="3-0" Description="选择外部中断组16
0h：GPIOA0.0 被选中
1h：GPIOA0.1 被选中
2h：GPIOA0.2 被选中
3h：GPIOA0.3 被选中
4h：GPIOA0.4 被选中
5h：GPIOA0.5 被选中
6h：GPIOA0.6 被选中
7h：GPIOA0.7 被选中
其他：GPIOA0.0 被选中" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="GPIO_CLKEN" Authority="RW" Address="0x6000f00c" Width="32" Description="GPIO组时钟使能控制寄存器">
|
|||
|
|
<Bit Name="CLK_B0" Authority="RW" Bits="2" Description="" />
|
|||
|
|
<Bit Name="CLK_A1" Authority="RW" Bits="1" Description="" />
|
|||
|
|
<Bit Name="CLK_A0" Authority="RW" Bits="0" Description="" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="HWDIV">
|
|||
|
|
<Register Name="HWD_DIVIDEND" Authority="RW" Address="0x70000000" Width="32" Description="被除数寄存器">
|
|||
|
|
<Bit Name="DIVIDEND" Authority="RW" Bits="31-0" Description="被除数寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="HWD_DIVISOR" Authority="RW" Address="0x70000004" Width="32" Description="除数寄存器">
|
|||
|
|
<Bit Name="DIVISOR" Authority="RW" Bits="31-0" Description="除数寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="HWD_QUOTIENT" Authority="RW" Address="0x70000008" Width="32" Description="商寄存器">
|
|||
|
|
<Bit Name="QUOTIENT" Authority="RO" Bits="31-0" Description="商寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="HWD_REMAINDER" Authority="RW" Address="0x7000000c" Width="32" Description="余数寄存器">
|
|||
|
|
<Bit Name="REMAINDER" Authority="RO" Bits="31-0" Description="余数寄存器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="HWD_CR" Authority="RW" Address="0x70000010" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="UNSIGN" Authority="RW" Bits="0" Description="运算符号位控制寄存器 
0h：有符号除法运算 
1h：无符号除法运算 " />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="INTERRUPT">
|
|||
|
|
<Register Name="VIC_ISER" Authority="RW" Address="0xe000e100" Width="32" Description="Interrupt Set Enable Register">
|
|||
|
|
<Bit Name="SETENA0~31" Authority="RW" Bits="31-0" Description="中断向量号使能
读操作：
0： 对应中断未使能
1： 对应中断已使能
写操作：
0： 无效
1： 使能对应中断" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IWER" Authority="RW" Address="0xe000e140" Width="32" Description="Interrupt Wakeup Enable Register">
|
|||
|
|
<Bit Name="SETENA0~31" Authority="RW" Bits="31-0" Description="设置中断低功耗唤醒功能
读操作：
0： 对应中断的低功耗唤醒未使能
1： 对应中断的低功耗唤醒已使能
写操作：
0： 无效
1： 使能对应中断的低功耗唤醒功能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_ICER" Authority="RW" Address="0xe000e180" Width="32" Description="Interrupt Clear Enable Register">
|
|||
|
|
<Bit Name="CLRENA0~31" Authority="RW" Bits="31-0" Description="清除中断使能
读操作：
0： 对应中断未使能
1： 对应中断已使能
写操作：
0： 无效
1： 清除对应中断的使能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IWDR" Authority="RW" Address="0xe000e1c0" Width="32" Description="Interrupt Wakeup Disable Register">
|
|||
|
|
<Bit Name="CLRENA0~31" Authority="RW" Bits="31-0" Description="清除中断低功耗唤醒功能
读操作：
0： 对应中断的低功耗唤醒未使能
1： 对应中断的低功耗唤醒已使能
写操作：
0： 无效
1： 清除对应中断的低功耗唤醒功能" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_ISPR" Authority="RW" Address="0xe000e200" Width="32" Description="Interrupt Set Pending Register">
|
|||
|
|
<Bit Name="SETPEND0~31" Authority="RW" Bits="31-0" Description="更改中断的等待状态
读操作：
0： 对应中断未处于等待状态
1： 对应中断已处于等待状态
写操作：
0： 无效
1： 改变对应中断为等待状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_ICPR" Authority="RW" Address="0xe000e280" Width="32" Description="Interrupt Clear Pending Register">
|
|||
|
|
<Bit Name="CLRPEND0~31" Authority="RW" Bits="31-0" Description="清除中断的等待状态
读操作：
0： 对应中断未处于等待状态
1： 对应中断已处于等待状态
写操作：
0： 无效
1： 清除对应中断的等待状态" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IABR" Authority="RW" Address="0xe000e300" Width="32" Description="Interrupt Active Status Register">
|
|||
|
|
<Bit Name="ACTIVE0~31" Authority="RW" Bits="31-0" Description="指示对应的中断源是否已经被CPU响应但还没有处理完成。
读操作：
0： 没有被CPU响应
1： 已经被CPU响应，但还没有处理完
写操作：
0： 清除当前Active状态
1： 不允许（软件写1可能导致不可预期的错误）" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR0" Authority="RW" Address="0xe000e400" Width="32" Description="Interrupt Priority Register 0">
|
|||
|
|
<Bit Name="PRI_3" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_3： 中断号3的优先级设置
" />
|
|||
|
|
<Bit Name="PRI_2" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_2： 中断号2的优先级设置" />
|
|||
|
|
<Bit Name="PRI_1" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_1： 中断号1的优先级设置" />
|
|||
|
|
<Bit Name="PRI_0" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_0： 中断号0的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR1" Authority="RW" Address="0xe000e404" Width="32" Description="Interrupt Priority Register 1">
|
|||
|
|
<Bit Name="PRI_7" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_7： 中断号7的优先级设置
" />
|
|||
|
|
<Bit Name="PRI_6" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_6： 中断号6的优先级设置" />
|
|||
|
|
<Bit Name="PRI_5" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_5： 中断号5的优先级设置" />
|
|||
|
|
<Bit Name="PRI_4" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_4： 中断号4的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR2" Authority="RW" Address="0xe000e408" Width="32" Description="Interrupt Priority Register 2">
|
|||
|
|
<Bit Name="PRI_11" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_11： 中断号11的优先级设置
" />
|
|||
|
|
<Bit Name="PRI_10" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_10： 中断号10的优先级设置" />
|
|||
|
|
<Bit Name="PRI_9" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_9： 中断号9的优先级设置" />
|
|||
|
|
<Bit Name="PRI_8" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_8： 中断号8的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR3" Authority="RW" Address="0xe000e40c" Width="32" Description="Interrupt Priority Register 3">
|
|||
|
|
<Bit Name="PRI_15" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_15： 中断号15的优先级设置" />
|
|||
|
|
<Bit Name="PRI_14" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_14： 中断号14的优先级设置
" />
|
|||
|
|
<Bit Name="PRI_13" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_13： 中断号13的优先级设置" />
|
|||
|
|
<Bit Name="PRI_12" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_12： 中断号12的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR4" Authority="RW" Address="0xe000e410" Width="32" Description="Interrupt Priority Register 4">
|
|||
|
|
<Bit Name="PRI_19" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_19： 中断号19的优先级设置
" />
|
|||
|
|
<Bit Name="PRI_18" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_18： 中断号18的优先级设置" />
|
|||
|
|
<Bit Name="PRI_17" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_17： 中断号17的优先级设置" />
|
|||
|
|
<Bit Name="PRI_16" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_16： 中断号16的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR5" Authority="RW" Address="0xe000e414" Width="32" Description="Interrupt Priority Register 5">
|
|||
|
|
<Bit Name="PRI_23" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_23： 中断号23的优先级设置" />
|
|||
|
|
<Bit Name="PRI_22" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_22： 中断号22的优先级设置" />
|
|||
|
|
<Bit Name="PRI_21" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_21： 中断号21的优先级设置" />
|
|||
|
|
<Bit Name="PRI_20" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_20： 中断号20的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR6" Authority="RW" Address="0xe000e418" Width="32" Description="Interrupt Priority Register 6">
|
|||
|
|
<Bit Name="PRI_27" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_27： 中断号27的优先级设置" />
|
|||
|
|
<Bit Name="PRI_26" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_26： 中断号26的优先级设置" />
|
|||
|
|
<Bit Name="PRI_25" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_25： 中断号25的优先级设置" />
|
|||
|
|
<Bit Name="PRI_24" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_24： 中断号24的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPR7" Authority="RW" Address="0xe000e41c" Width="32" Description="Interrupt Priority Register 7">
|
|||
|
|
<Bit Name="PRI_31" Authority="RW" Bits="31-30" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_31： 中断号31的优先级设置" />
|
|||
|
|
<Bit Name="PRI_30" Authority="RW" Bits="23-22" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_30： 中断号30的优先级设置" />
|
|||
|
|
<Bit Name="PRI_29" Authority="RW" Bits="15-14" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_29： 中断号29的优先级设置" />
|
|||
|
|
<Bit Name="PRI_28" Authority="RW" Bits="7-6" Description="设置对应中断号的优先级，数值越小，优先级越高
PRI_28： 中断号28的优先级设置" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_ISR" Authority="RW" Address="0xe000ec00" Width="32" Description="Interrupt Status Register">
|
|||
|
|
<Bit Name="VECPENDING" Authority="RW" Bits="20-12" Description="指示当前等待的最高优先级中断向量号" />
|
|||
|
|
<Bit Name="VECACTIVE" Authority="RW" Bits="8-0" Description="指示当前CPU正在处理的中断向量号" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="VIC_IPTR" Authority="RW" Address="0xe000ec04" Width="32" Description="Interrupt Priority Threshold Register">
|
|||
|
|
<Bit Name="THDEN" Authority="RW" Bits="31" Description="中断优先级阈值有效位
0： 中断抢占不需要高于优先级阈值
1： 中断抢占需要优先级高于阈值" />
|
|||
|
|
<Bit Name="VECTHD" Authority="RW" Bits="16-8" Description="优先级阈值对应的中断向量号。当VIC发现CPU从VECTHD所设置的中断服务程序退出时，会硬件清除中断优先级阈值有效位（THDEN）" />
|
|||
|
|
<Bit Name="PRITHD" Authority="RW" Bits="7-0" Description="中断抢占的优先级阈值设置
仅最高两位[7:6]有效，剩下[5:0]保留。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
<Peripheral Name="CORET">
|
|||
|
|
<Register Name="CORET_CSR" Authority="RW" Address="0xe000e010" Width="32" Description="控制寄存器">
|
|||
|
|
<Bit Name="COUNTFLAG" Authority="RO" Bits="16" Description="表示在上一次读此寄存器后计数器是否计数到 0：
0 : 计数器还没有计数到0
1 : 计数器已经计数到0
在计数器的值由1变到0时，COUNTFLAG会被置位。
读CSR寄存器以及任何写CVR寄存器会使COUNTFLAG 清零。" />
|
|||
|
|
<Bit Name="CLKSOURCE" Authority="RW" Bits="2" Description="系统定时器时钟(STCLK)的时钟源选择：
0 : 时钟源为(CORECLK/8)
1 : 时钟源为CORECLK" />
|
|||
|
|
<Bit Name="TICKINT" Authority="RW" Bits="1" Description="中断使能：
0 : 禁止计数到0的中断
1 : 使能计数到0的中断
写CVR寄存器会使计数器清零，但不会导致系统计时器的中断状态位发生改变。" />
|
|||
|
|
<Bit Name="ENABLE" Authority="RW" Bits="0" Description="定时器的使能控制：
0 : 禁止定时器
1 : 使能定时器" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CORET_RVR" Authority="RW" Address="0xe000e014" Width="32" Description="回填值寄存器">
|
|||
|
|
<Bit Name="RELOAD" Authority="RW" Bits="23-0" Description="在计数器计数到0时，RELOAD值会被赋给CORET_CVR寄存器。
向CORET_RVR寄存器写0会使计数器在下一次循环时停止工作，此后计数器的值将一直保持为0。当使用外部参考
时钟使能计数器后，必须等到计数器正常计数开始后(即
CORET_CVR 变为非0值时)，才可以将 CORET_RVR 置为0以让计数器在下一次循环时停止工作，否则计数器无法开始第一次计数。" />
|
|||
|
|
</Register>
|
|||
|
|
<Register Name="CORET_CVR" Authority="RW" Address="0xe000e018" Width="32" Description="当前值寄存器">
|
|||
|
|
<Bit Name="CURRENT" Authority="RW" Bits="23-0" Description="计数器的当前值。

写CORET_CVR寄存器会同时使此寄存器和COUNTFLAG
状态位清零，并且会导致下一个时钟周期开始时，系统计时器取出寄存器CORET_RVR里的值并赋给CORET_CVR。
注意写CORET_CVR不会导致系统计时器的中断状态位发生改变。
读 CORET_CVR 会返回访问寄存器时计数器的值。" />
|
|||
|
|
</Register>
|
|||
|
|
</Peripheral>
|
|||
|
|
</config>
|
|||
|
|
</com.csky.cds.peripheral>
|